搜索结果
找到约 15,532 项符合
超前进位加法器 的查询结果
按分类筛选
VHDL/FPGA/Verilog 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法
一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。 ...
论文 一位加法器
题目：一位加法器的设计
试实现一个十进制的1位数加法器，其中十进制数编码为8421码。十进制数加法可首先转换为二进制加法来执行。然后，若得到的和大于9，则产生一个进位值，并在得到的和值上加6(这是用来补足未使用的六种输入组合)。
要求：（1）利用基本逻辑门电路和编码器，译码器及计数器完成电路；
（2） ...
模拟电子 8位加法器和减法器设计实习报告
8位加法器和减法器设计实习报告
VHDL/FPGA/Verilog 8位加法器的原代码,主要内容下载看了就知道
8位加法器的原代码,主要内容下载看了就知道
VHDL/FPGA/Verilog 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚
VHDL/FPGA/Verilog 这是用vhdl编写的四位加法器
这是用vhdl编写的四位加法器，请多指教
VHDL/FPGA/Verilog 基于maxplus2的八位加法器
基于maxplus2的八位加法器，已经通过仿真
VHDL/FPGA/Verilog N位加法器源代码
N位加法器源代码，通用的，通过xilinx验证，希望对大家有用。
其他 实现四位加法器的VHDL代码
实现四位加法器的VHDL代码，里面含有全加器的代码
VHDL/FPGA/Verilog 16位加法器的流水线计算,verilog代码
16位加法器的流水线计算,verilog代码，用于FPGA平台。