搜索：超前进位加法器

VHDL/FPGA/Verilog 用vhdl语言实现4位乘法器

用vhdl语言实现4位乘法器，已被测试过，可参考使用

https://www.eeworm.com/dl/663/463146.html

下载: 120

查看: 1086

VHDL/FPGA/Verilog CLK 为其时钟脉冲 M 控制工作模式 CO 为允许带进位移位输入 S 控制移位模式0-3 D[7..0]是移位数据输入 QB[7..0]是移位数据输出 CN是移位数

CLK 为其时钟脉冲 M 控制工作模式 CO 为允许带进位移位输入 S 控制移位模式0-3 D[7..0]是移位数据输入 QB[7..0]是移位数据输出 CN是移位数据输出进位

https://www.eeworm.com/dl/663/465035.html

下载: 60

查看: 1100

VHDL/FPGA/Verilog 设计带进位算术逻辑运算单元

设计带进位算术逻辑运算单元，根据74LS181功能表，用Verilog HDL硬件描述语言编程实现ALU181的算术逻辑运算功能，编辑实验原理图，在算术逻辑单元原理图上，将其扩展为带进位的算术逻辑运算单元，对其进行编译，并设计波形对其进行仿真验证，最后下载验证 ...

https://www.eeworm.com/dl/663/465036.html

下载: 196

查看: 1051

VHDL/FPGA/Verilog 采用加法树流水线乘法构造八位乘法器

采用加法树流水线乘法构造八位乘法器，并分析设计的性能和结果在时钟节拍上落后的影响因素。

https://www.eeworm.com/dl/663/465744.html

下载: 161

查看: 1099

VHDL/FPGA/Verilog VHDL语言编写8位乘法器非常实用语言绝对正确经过仿真的

VHDL语言编写8位乘法器非常实用语言绝对正确经过仿真的

https://www.eeworm.com/dl/663/467924.html

下载: 99

查看: 1136

其他  加法器测试平台

加法器测试平台，具有键盘输入，屏幕显示功能

https://www.eeworm.com/dl/534/477253.html

下载: 159

查看: 1030

VHDL/FPGA/Verilog 一种基于加法器树方法的8为乘法器的VHDL源码

一种基于加法器树方法的8为乘法器的VHDL源码，该方法虽然相对占有资源多，但仿真快

https://www.eeworm.com/dl/663/478479.html

下载: 169

查看: 1066

VHDL/FPGA/Verilog 利用FPGA做出十进制加减法！带有进位借位显示

利用FPGA做出十进制加减法！带有进位借位显示

https://www.eeworm.com/dl/663/483728.html

下载: 74

查看: 1120

VHDL/FPGA/Verilog 流水线乘法器与加法器开发环境：Modelsim（verilog hdl）

流水线乘法器与加法器开发环境：Modelsim（verilog hdl）

https://www.eeworm.com/dl/663/484853.html

下载: 22

查看: 1066

VHDL/FPGA/Verilog 1.七段数码管译码器 2.4人表决器 3.4进制加减法计数器~具有进位和借位功能

1.七段数码管译码器 2.4人表决器 3.4进制加减法计数器~具有进位和借位功能

https://www.eeworm.com/dl/663/487671.html

下载: 114

查看: 1353

搜索结果

按分类筛选