搜索结果
找到约 15,532 项符合
超前进位加法器 的查询结果
按分类筛选
其他书籍 定点八位乘法器的原理图设计
定点八位乘法器的原理图设计，已通过功能仿真！
VHDL/FPGA/Verilog minicore为一个加法器的最小结构
minicore为一个加法器的最小结构，含有移位RAM 和调试的TB 程序等。
VHDL/FPGA/Verilog 是用verilog写得加法器以及计数器里面有测试文件（testbench）
是用verilog写得加法器以及计数器里面有测试文件（testbench），对于初学者来说这个可以用来参考下
VHDL/FPGA/Verilog vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移
vhdl语言的100个例子
VHDL语言100例
第1例 带控制端口的加法器
第2例 无控制端口的加法器
第3例 乘法器
第4例 比较器
第5例 二路选择器
第6例 寄存器
第7例 移位寄存器
第8例 综合单元库
第9例 七值逻辑与基本数据类型
第10例 函数 ...
VHDL/FPGA/Verilog 基于CPLD/FPGA的十六位乘法器的VHDL实现
基于CPLD/FPGA的十六位乘法器的VHDL实现
VHDL/FPGA/Verilog VHDL：用状态机的方法实现一个8位乘法器
VHDL：用状态机的方法实现一个8位乘法器
其他 用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。
用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。
书籍源码 纯组合逻辑构成的乘法器虽然工作速度比较快
纯组合逻辑构成的乘法器虽然工作速度比较快，但过于占用硬件资源，难以实现宽位乘法器，基于PLD器件外接ROM九九表的乘法器则无法构成单片系统，也不实用。这里介绍由八位加法器构成的以时序逻辑方式设计的八位乘法器，具有一定的实用价值，而且由FPGA构成实验系统后，可以很容易的用ASIC大型集成芯片来完成，性价比高，可操 ...
系统设计方案 基本模型机的设计—不带进位与或运算指令的实现
基本模型机的设计—不带进位与或运算指令的实现
汇编语言 计算机组成原理课程设计-不带进位的与或运算的实现
计算机组成原理课程设计-不带进位的与或运算的实现