搜索结果
找到约 15,532 项符合
超前进位加法器 的查询结果
按分类筛选
中间件编程 在算法级对用多进程实现移位加法器
在算法级对用多进程实现移位加法器，已经验证
VHDL/FPGA/Verilog 4bit ALU（运算逻辑单元）的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入
4bit ALU（运算逻辑单元）的设计
给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入，A和B分别是4位的数据输入，S0、S1、M分别为一位的功能选择输入信号；Cout是一位的进位输出，F是4为的运算结果输出。
汇编语言 设计不带进位与或运算指令的实现
设计不带进位与或运算指令的实现，将汇编语言程序设计，数字逻辑与或运算原理以及计算机组成原理3方面的知识结合到一起利用此软件平台实现连续几个数的不带进位的与或运算， 逻辑运算运算单元的运行过程。
VHDL/FPGA/Verilog 一个带overflow功能的加法器的实现
一个带overflow功能的加法器的实现，采用Matlab+Simulink
VHDL/FPGA/Verilog 一个基于Matlab+Simulink的带Rounding功能的加法器实现
一个基于Matlab+Simulink的带Rounding功能的加法器实现
VHDL/FPGA/Verilog 一个基于Matlab+Simulink的复数加法器实现
一个基于Matlab+Simulink的复数加法器实现
VHDL/FPGA/Verilog 两个浮点数相加的加法器
两个浮点数相加的加法器，使用verilog编写
汇编语言 这是一个利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真图的 请叫站长联系我
这是一个利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真图的 请叫站长联系我
汇编语言 2.进位制转换C 能将2进制的数转换成其他进制的数。比如十进制 十六进制等
2.进位制转换C 能将2进制的数转换成其他进制的数。比如十进制 十六进制等
数据结构 本程序是采用数据结构的算法实现一元稀疏多项式加法器的功能
本程序是采用数据结构的算法实现一元稀疏多项式加法器的功能