搜索结果
找到约 63,719 项符合
调试器设计 的查询结果
按分类筛选
- 全部分类
- 学术论文 (126)
- VIP专区 (75)
- 技术资料 (59)
- 单片机编程 (56)
- 单片机开发 (9)
- 嵌入式综合 (5)
- 可编程逻辑 (5)
- 精品软件 (5)
- 模拟电子 (4)
- 文章/文档 (3)
- VHDL/FPGA/Verilog (3)
- matlab例程 (3)
- 其他 (3)
- 汇编语言 (3)
- 技术教程 (2)
- 教程资料 (2)
- 开发工具 (2)
- 测试测量 (2)
- 系统设计方案 (2)
- 其他书籍 (2)
- 嵌入式/单片机编程 (2)
- 微处理器开发 (2)
- 串口编程 (2)
- DSP编程 (2)
- USB编程 (2)
- 单片机相关 (1)
- 其他文档 (1)
- 行业应用文档 (1)
- 单片机 (1)
- 技术书籍 (1)
- PCB相关 (1)
- 传感与控制 (1)
- 无线通信 (1)
- C/C++语言编程 (1)
- 实用工具 (1)
- 仿真技术 (1)
- EDA相关 (1)
- 其他行业 (1)
- 行业发展研究 (1)
- 人物传记/成功经验 (1)
- 通讯编程文档 (1)
- 数据结构 (1)
- Linux/Unix编程 (1)
- 软件设计/软件工程 (1)
- Applet (1)
- 软件 (1)
- 源码 (1)
单片机编程 数字密码锁设计(电子密码锁制作论文)
数字密码锁设计:本文的电子密码锁利用数字逻辑电路，实现对门的电子控制，并且有各种附加电路保证电路能够安 工作，有极高的安全系数。 关键词 电子密码锁 电压比较器 555单稳态电路 计数器 JK触发器 UPS电源。 1 引言 随着人们生活水平的提高，如何实现家庭防盗这一问题也变的尤其的突出，传统的机械锁由于其构造的简单， ...
单片机编程 8051系列单机编辑调试仿真器(8051模拟器)
8051系列单机编辑调试仿真器(8051模拟器)
单片机编程 八段码显示程序设计与调试
所学的指令LD、LDI、OUT AND、ANI OR、 ORI LDP、 LDF、ANDP、ANDF、  ORP、 ORF ORB、 ANB MPS、 MRD、 MPP MC、 MCRSET RSTNOP  END
自锁电路触点的动作发光二极管的工作原理。八段码显示是利用发光二极管的不同段码组合来实现的，它可以实现0到F的显示。抢答器的显示就是利用八 ...
单片机编程 AVR单片机GCC程序设计
AVR单片机GCC程序设计:第一章 概述1.1 AVR 单片机GCC 开发概述1.2 一个简单的例子1.3 用MAKEFILE 管理项目1.4 开发环境的配置1.5 实验板CA-M8第二章 存储器操作编程2.1 AVR 单片机存储器组织结构2.2 I/O 寄存器操作2.3 SRAM 内变量的使用2.4 在程序中访问FLASH 程序存储器2.5 EEPROM 数据存储器操作2.6 avr-gcc 段结构与再 ...
单片机编程 51单片机工程师实例设计程序集-（20种常见应用整编）
51单片机工程师实例设计程序集-（20种常见应用整编）
\7290\                          ;ZLG7290例程*\7290a\             ...
单片机编程 基于Proteus的单片机出租车计价器的设计
随着单片机性能不断提高而价格却不断下降, 单片机控制在越来越多的领域得以应用。按照传统的模式, 在整个项目开发过程中, 先根据控制系统要求设计原理图, PCB 电路图绘制, 电路板制作, 元器件的焊接, 然后进行软件编程, 通过仿真器对系统硬件和软件调试, 最后将调试成功的程序固化到单片机中。这一过程中的主要问题是, 应用 ...
DSP编程 DSP指令集仿真器的设计与实现
介绍几种常用的仿真器的设计方案，通过比较分析各自原理的优缺点，结合硬件性能，设计了基于ZWFcore的指令集仿真器ZWISS。通过对其CPU、多级存储单元、陷阱、内存管理单元（MMU）、存储保护系统（MPS）以及物理内存属性（PMA）的仿真，较完善地完成对ZWFcore的仿真。为DSP硬件评估、DSP算法实现提供了良好的软件模拟平台。
...
DSP编程 数字陷波器的设计
陷波器是无限冲击响应(IIR)数字滤波器，该滤波器可以用以下常系数线性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分别为输人和输出信号序列；和为滤波器系数。 iaib对式(1)两边进行z变换，得到数字滤波器的传递函数为： ΠΠΣΣ===−=−−−==NiiMiiNi ...
教程资料 基于FPGA的RS码译码器的设计
介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。
...
教程资料 用VerilogHDL实现基于FPGA的通用分频器的设计
用VerilogHDL实现基于FPGA的通用分频器的设计