搜索结果
找到约 322,250 项符合
读写配置文件的方法以及加密的简单运用 的查询结果
其他嵌入式/单片机内容 U盘读写协议:我开发U盘的重要参考代码。 bulk_only传输协议
U盘读写协议:我开发U盘的重要参考代码。
bulk_only传输协议,FAT16文件系统.
单片机开发 本程序用于MICROCHIP 24LC64 EEPROM的读写。本程序不使用芯片级联方式
本程序用于MICROCHIP 24LC64 EEPROM的读写。本程序不使用芯片级联方式,
请将A0,A1,A2 管脚接至低电平。本程序使用IOC6作为SDA,IOC7作为SCL。
程序中的地址空间最大可至64K:24LC00-16-0,24LC01-128-8,24LC02-256-8,
24LC04-512-16,24LC08-1K-16,24LC16-2K-32,24LC32-4K-32,24LC64-8K-32,
24LC128-16K-64,24LC2 ...
汇编语言 介绍了关于dsp运用i2c通讯协议读写数据的注意点
介绍了关于dsp运用i2c通讯协议读写数据的注意点,以及汇编的描述。
单片机开发 单片机编程语言 51单片机读写U盘例程 U盘作为数据的载体目前已广泛应用于嵌入式行业
单片机编程语言 51单片机读写U盘例程
U盘作为数据的载体目前已广泛应用于嵌入式行业,而某些电子产品在国家标准中已成了\r\n强制性的要求。在嵌入式的电子产品中实现对U盘文件的读写,成了许多厂家的技术攻关的难\r\n题。优盘伴侣EasyUDisk读写U盘模块就可以轻易解决以上问题,它是低端单片机操作U盘的最\r\n佳伴侣。\r\n\ ...
Java编程 java 有关struts方面的一些入门操作。建立一个配置文件
java 有关struts方面的一些入门操作。建立一个配置文件,以及对表单的一些操作,表单元素的一些介绍。
VHDL/FPGA/Verilog 本程序包含:EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块(eeprom_wr.v)、信号产生模块(signal.v)和顶层模块(top.v)
本程序包含:EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块(eeprom_wr.v)、信号产生模块(signal.v)和顶层模块(top.v) ,这样可以有一个完整的EEPROM的控制模块和测试文件,本文件通过测试。
其他书籍 是基于keil for arm开发中的文档: Realveiw MDK中图形化界面配置详解.pdf realview mdk的s3c2410的开发方法.pdf Realview MDK中编译器对
是基于keil for arm开发中的文档:
Realveiw MDK中图形化界面配置详解.pdf
realview mdk的s3c2410的开发方法.pdf
Realview MDK中编译器对中断处理的过程详解.pdf
Realview MDK中调试脚本的详细解析.pdf
Realview MDK中链接脚本的详细解析.pdf
利用Realview MDK生成.bin格式的文件.pdf
在MDK中添加自己的FLASH编程算法.pdf ...
Linux/Unix编程 多线程编程-互斥锁 由于线程的清量性,在搜索引擎构建中被广泛使用.线程的实现有多种方式,譬如互斥锁,条件变量,读写锁等.其中互斥锁最为简单,读写锁也与互斥锁类似.在LInux下简单实现一个链表,链表
多线程编程-互斥锁
由于线程的清量性,在搜索引擎构建中被广泛使用.线程的实现有多种方式,譬如互斥锁,条件变量,读写锁等.其中互斥锁最为简单,读写锁也与互斥锁类似.在LInux下简单实现一个链表,链表的插入和删除,以及整个链表的析构要考虑多线程的同步 ...
数据库系统 MeshCMS是一个由jiava写成的在线编辑系统,.并拥有cms所包含的一系列特点.但它采用的是非常的传统方法来实现的:如页面是以html文档形式存储的,一些附加的特点均是基于文挡的,且还无须数据库
MeshCMS是一个由jiava写成的在线编辑系统,.并拥有cms所包含的一系列特点.但它采用的是非常的传统方法来实现的:如页面是以html文档形式存储的,一些附加的特点均是基于文挡的,且还无须数据库. MeshCMS 被认为是一个快速编辑网页,管理文件,创建一些常规组件如:菜单,子菜单形式,邮件表格,像册等的在线工具. ...
VHDL/FPGA/Verilog 此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7
此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块.
Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7128SLC84-10芯片中通过.
文件中有详细的注解.
此模块具有对于PS/2时钟和数据线的滤波功能,这样减少外部干扰,保证通信的可靠性! ...