搜索结果
找到约 58,228 项符合
译码器设计 的查询结果
按分类筛选
- 全部分类
- 学术论文 (53)
- 单片机编程 (24)
- VHDL/FPGA/Verilog (23)
- VIP专区 (12)
- 技术资料 (11)
- 单片机开发 (7)
- 可编程逻辑 (5)
- 通讯编程文档 (5)
- 系统设计方案 (4)
- 数据结构 (4)
- 其他 (4)
- 教程资料 (3)
- 其他嵌入式/单片机内容 (3)
- 教育系统应用 (3)
- 源码 (3)
- 论文 (3)
- 技术书籍 (2)
- 模拟电子 (2)
- 汇编语言 (2)
- 编译器/解释器 (2)
- 无线通信 (2)
- 经验 (2)
- 书籍源码 (1)
- 电源技术 (1)
- matlab例程 (1)
- 行业发展研究 (1)
- 并行计算 (1)
- 中间件编程 (1)
- 邮电通讯系统 (1)
- 嵌入式/单片机编程 (1)
- VC书籍 (1)
- 软件设计/软件工程 (1)
- 其他书籍 (1)
- 通讯/手机编程 (1)
- 文件格式 (1)
- 压缩解压 (1)
- 软件 (1)
- 应用设计 (1)
数据结构 这是一个用C语言编写的哈夫曼编/译码器程序
这是一个用C语言编写的哈夫曼编/译码器程序,与严蔚敏版数据结构习题的5.2相对应啊
文章/文档 一种维特比译码器状态度量初始化的方法和装置.无压缩密码。
一种维特比译码器状态度量初始化的方法和装置.无压缩密码。
VHDL/FPGA/Verilog 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等,此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚
DSP编程 viterbi译码器的一种fpga实现.是一个cs252 的project的result 供大家研究用
viterbi译码器的一种fpga实现.是一个cs252
的project的result
供大家研究用
单片机开发 利用T0或T1定时器设计一电子表
利用T0或T1定时器设计一电子表,显示格式为HH-MM-SS(即时-分-秒),使具有一般电子表功能
VHDL/FPGA/Verilog 条屏控制器的CPLD编程,主要完成移位寄存器、编码器和译码器的功能
条屏控制器的CPLD编程,主要完成移位寄存器、编码器和译码器的功能
人工智能/神经网络 模式识别-基于感知函数准则的线性分类器设计
模式识别-基于感知函数准则的线性分类器设计,完全自编代码,有详细说明。
通讯编程文档 压缩包内为本人写的(2,1,3)卷积码编码器和维特比(viterbi)译码器.编码器和译码器分别封装在一个类中,每个类的方法和变量均有注解
压缩包内为本人写的(2,1,3)卷积码编码器和维特比(viterbi)译码器.编码器和译码器分别封装在一个类中,每个类的方法和变量均有注解
其他 这是一个rs译码器的verilog程序运行于quatus
这是一个rs译码器的verilog程序运行于quatus
单片机开发 全部的译码器的程序是用matlab编程的
全部的译码器的程序是用matlab编程的,大家可以下来看看,有什么评论就请告诉我好吗,谢谢啊