搜索结果
找到约 18,091 项符合
自锁电路 的查询结果
按分类筛选
通讯编程文档 锁相回路可视为一个输出相位和输入相位的回授系统用以同步输入参考讯号和回授后输出信号。并让其操作同样的频率。如(图一)所示
锁相回路可视为一个输出相位和输入相位的回授系统用以同步输入参考讯号和回授后输出信号。并让其操作同样的频率。如(图一)所示，简单锁相回路[3,4]是由三个电路构成，分别为相位侦测器（Phase Detector）、回路滤波器（Loop Filter）、压控荡器（VCO） ...
其他 为了测量 DVD的Jitter ,需要知道刻录时钟。针对 DVD 特殊的数据格式 NRZI,提出一个专用的时钟恢复系 统 ,用于从读出的 RF信号中恢复写时钟。这个系统采用基于锁相环的双环结构。介绍
为了测量 DVD的Jitter ,需要知道刻录时钟。针对 DVD 特殊的数据格式 NRZI,提出一个专用的时钟恢复系
统 ,用于从读出的 RF信号中恢复写时钟。这个系统采用基于锁相环的双环结构。介绍系统结构、各个模块的构成原理、数
学模型 ,并结合 Simulink 给出仿真结果。理论和实验证明 ,该系统既可作为测量 DVD Jitter 的硬件电路设计 ...
压缩解压 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输 ...
其他书籍 针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电
针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的
新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利
用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 kW 的感 ...
汇编语言 测频仪自问世以来得到蓬勃发展
测频仪自问世以来得到蓬勃发展，目前测频仪的功能正日渐完善。在电路实验中测量频率是一项十分重要的工作，基于计数器的功能设计了一个利用数字电路构成的可用来测量某些电信号频率的仪器，该仪器适合测量频率较高的电信号，具有电路简洁、测试范围广等优点。 ...
VHDL/FPGA/Verilog 常用的锁相环技术
常用的锁相环技术，此程序是我在设计高频电路中运用的，具体见程序，经调试无问题
VHDL/FPGA/Verilog ADC0809采样控制电路的实现ADC0809是CMOS的8位A/D转换器
ADC0809采样控制电路的实现ADC0809是CMOS的8位A/D转换器，片内有8路模拟开关，可控制8个模拟量中的一个进入转换器中，转换时间约100us。主要控制信号有，START是转换启动信号，高电平有效。ALE是3位通道选择地址（ADDC、ADDB、ADDA）信号的所存信号。当模拟量送至某一输入端（如IN1或IN2），由3位地址信号选择，而地址信号 ...
单片机开发 MCS—51单片机系统扩展 简单的并行接口由数据寄存器和少量的控制电路组成
MCS—51单片机系统扩展
简单的并行接口由数据寄存器和少量的控制电路组成，暂存传送的数据。以锁存器、缓冲器为主要芯片，稍加控制都可以作为简单的并行接口.
汇编语言 设计一个符号显示电路
设计一个符号显示电路，使其通过米字型数码管显示至少四页的自定义英文和数字符号。（每页4个字符）