搜索结果
找到约 2,781 项符合
脉冲群 的查询结果
其他 对应不同的a值产生一组矢量来表示高斯脉冲波形
对应不同的a值产生一组矢量来表示高斯脉冲波形，并计算其相应的ESD。最后，画出了各个a值所对应的脉冲波形及其ESD
其他 产生高斯脉冲的前15阶导函数。该函数的输入参数为：矢量t定义时间轴；高斯脉冲导函数的阶数k
产生高斯脉冲的前15阶导函数。该函数的输入参数为：矢量t定义时间轴；高斯脉冲导函数的阶数k，取值范围[1，15]
其他 估算并画出高斯脉冲的前15阶导函数的-10dB带宽。函数以下列变量为输入：a的最小值alphamin
估算并画出高斯脉冲的前15阶导函数的-10dB带宽。函数以下列变量为输入：a的最小值alphamin，
matlab例程 很经典的蚁群算法的matlab源码
很经典的蚁群算法的matlab源码，也可以用c++实现，不过要复杂很多，用matlab比较简单。
书籍源码 Simon Haykin的《Communication Systems》(《通信系统》)的配套MATLAB源代码。包括脉冲调制、随机过程、和差错编码等。
Simon Haykin的《Communication Systems》(《通信系统》)的配套MATLAB源代码。包括脉冲调制、随机过程、和差错编码等。
VHDL/FPGA/Verilog 通信控制中常用的脉冲宽度检测程序
通信控制中常用的脉冲宽度检测程序，VHDL模块化编成实现（原创）
通讯/手机编程 FIR 有限脉冲数字滤波器设计。另外还有无IIR设计的程序
FIR 有限脉冲数字滤波器设计。另外还有无IIR设计的程序，欢迎来函切磋。
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述
基于Verilog-HDL的硬件电路的实现
9.1 简单的可编程单脉冲发生器
9.1.1 由系统功能描述时序关系
9.1.2 流程图的设计
9.1.3 系统功能描述
9.1.4 逻辑框图
9.1.5 延时模块的详细描述及仿真
9.1.6 功能模块Verilog-HDL描述的模块化方法
9.1.7 输入检测模块的详细描述及仿真
9.1.8 计 ...
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器 9.2.1 LCD显示单元的工作原理 9.2.2 显示逻辑设计的思路与流程 9.
基于Verilog-HDL的硬件电路的实现
9.2 具有LCD显示单元的可编程单脉冲发生器
9.2.1 LCD显示单元的工作原理
9.2.2 显示逻辑设计的思路与流程
9.2.3 LCD显示单元的硬件实现
9.2.4 可编程单脉冲数据的BCD码化
9.2.5 task的使用方法
9.2.6 for循环语句的使用方法
9.2.7 二进制数转换BCD码 ...
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用
基于Verilog-HDL的硬件电路的实现
9.3 脉冲计数与显示
9.3.1 脉冲计数器的工作原理
9.3.2 计数模块的设计与实现
9.3.3 parameter的使用方法
9.3.4 repeat循环语句的使用方法
9.3.5 系统函数$random的使用方法
9.3.6 脉冲计数器的Verilog-HDL描述
9.3.7 特定脉冲序列的发生
9.3.8 ...