搜索结果
找到约 30,903 项符合
编码器基础 的查询结果
按分类筛选
Delphi/CppBuilder 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路
数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持人开关启动报警电路,以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。 ...
其他 第1章 多媒体技术概述 第2章 多媒体计算机系统结构 第3章 光盘技术 第4章 多媒体音频信号处理 第5章 视频显示基础 第6章 视频信号处理 第7章 多媒体数据编码与压缩
第1章 多媒体技术概述
第2章 多媒体计算机系统结构
第3章 光盘技术
第4章 多媒体音频信号处理
第5章 视频显示基础
第6章 视频信号处理
第7章 多媒体数据编码与压缩
单片机开发 关于定时器的 一个应用...也是基础知识,,底层的驱动适合NXP2100系列ARM
关于定时器的 一个应用...也是基础知识,,底层的驱动适合NXP2100系列ARM
VHDL/FPGA/Verilog 8*8乘法器及其测试:采用booth编码的乘法器:1. ultipler_quick_add_4 即4位的并行全加器
8*8乘法器及其测试:采用booth编码的乘法器:1. ultipler_quick_add_4
即4位的并行全加器,在这里主要起了两个作用:第一个是在求部分积单元时,当编码为3x时用来输出部分积;另外一个是在将部分积加起来时,求3到6位时所用到。
2. ultiplier_quick_add_5
即5位的并行全加器,这里用来分别计算积的7到11位和12到16位。
3 ...
matlab例程 基于matlab中的simulink的pcm编码解码器的仿真结果
基于matlab中的simulink的pcm编码解码器的仿真结果
VHDL/FPGA/Verilog VHDL写的8B10B编码解码器的实现
VHDL写的8B10B编码解码器的实现,在Xilinx平台通过验证。
数学计算 bch码的编码与译码器实现
bch码的编码与译码器实现,面向对象实现
SQL Server 介绍sql语言的基本应用和编码的规范~都是基础的
介绍sql语言的基本应用和编码的规范~都是基础的
通讯/手机编程 对语音编码技术的特点进行了分析与研究, 对波形编码、声码器和混合编码三种主要 的语音编码进行了比较, 并介绍了GSM 和CDMA 两种系统语音编码及部分常用语音编码芯 片, 指出了语音编码技术的发
对语音编码技术的特点进行了分析与研究, 对波形编码、声码器和混合编码三种主要
的语音编码进行了比较, 并介绍了GSM 和CDMA 两种系统语音编码及部分常用语音编码芯
片, 指出了语音编码技术的发展趋势, 并根据矿井井下特点, 对矿井通信系统所采用的语音
编码技术进行了研究, 最后得出了几点有用的结论. ...
其他 信息论基础:信息论与编码课件:编写西安交通大学电信学院信通系邓科
信息论基础:信息论与编码课件:编写西安交通大学电信学院信通系邓科