搜索结果
找到约 756 项符合
纸张计数 的查询结果
VHDL/FPGA/Verilog 是vhdl语言
是vhdl语言，在fpga开发板上实现十进制技术（7段数码管显示），包括复位，清零，计数使能。
单片机开发 功能描述： 利用AT89S51单片机的T0、T1的定时计数器功能
功能描述： 利用AT89S51单片机的T0、T1的定时计数器功能，来完成对输入的信号进行
频率计数，计数的频率结果通过8位动态数码管显示出来。要求能够对2－40KHZ 的信号频率进行准确计数，计数误差不超过2/1
汇编语言 伟福LAB2000单片机仿真系统直流电机控制:利用实验仪上的D/A变换电路
伟福LAB2000单片机仿真系统直流电机控制:利用实验仪上的D/A变换电路，输出-8V至+8V电压，控制直流电机。改变输出电.压值，改变电机转速，用8255 的PB.0 读回脉冲计数，计算电机转速。在电压允许范围内，直流电机的转速随着电压的升高而加快，若加上的电压为负电压，则电机会反向旋转。本实验仪的D/A变换可输出-8V到+8V的电 ...
汇编语言 本例载波频率为20KHz
本例载波频率为20KHz，或载波周期为50μs。DSP晶振10MHz，内部4倍频，时钟频率为40MHz，计数周期为25ns。假设调制波频率由外部输入（1～50Hz），并转换成合适的格式（本例为Q4格式）。调制系数M为0～0.9。死区时间1.6μs。最小删除脉宽3μs。
主程序的工作是根据输入的调制波频率计算N、2N和M值。 ...
其他 设计一个多功能数字钟
设计一个多功能数字钟，以一昼夜24小时为一个计数周期。准确计时，具有“时”“分”“秒”数字显示。整点能自动打点、报时。要求报时声响四低一高，最后一响为整点。具有校时功能。要求电路主要采用中小规模CMOS集成电路。要求电路尽量简化，并选用同类型的器件。在EWB电子工作平台上进行电路的设计和计算机仿真。 ...
VHDL/FPGA/Verilog 数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时
数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。 ...
VHDL/FPGA/Verilog 8位十六进制频率计设计 根据频率的定义和频率测量的基本原理
8位十六进制频率计设计 根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许信号；1s计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期做好准备。测频控制信号可由一个独立的发生器（FTCTRL）来产生。 ...
嵌入式/单片机编程 很实用的PLC梯形图程序
很实用的PLC梯形图程序，脉冲计数梯形图程序.rar
单片机开发 采用直流电机测速单元模拟出租车速度
采用直流电机测速单元模拟出租车速度，通过A/D转换进行速度采样，利用单片机的定时器/计数器定时和计数，用LED数码管或LCD显示总价和时间，并通过键盘进行单价设定及时间显示，键盘功能自行定义。