搜索：纸张计数 - 虫虫下载站

数据结构  单向链表的升序建立

单向链表的升序建立，降序建立，删除，插入，计数，清空（输入是以文件的形式，请下载者自行写输入文件并与此程序放在同一个文件夹下．）

https://www.eeworm.com/dl/654/249504.html

下载: 90

查看: 1023

其他  一：排序n个元素

一：排序n个元素，元素为随机生成的长为1~16的字符串，n的取值为2k（k取4、6、8、10、12、16、18、20），排序算法分别为直接插入排序，冒泡排序，堆排序，归并排序，快速排序，比较各种排序在不同输入下的运行时间. 二：排序n个元素，元素为随机生成的1~10000的正整数，n的取值为2k（k取4、6、8、10、12、16、18、20）， ...

https://www.eeworm.com/dl/534/256194.html

下载: 78

查看: 1017

单片机开发  用单片机实现了数字钟

用单片机实现了数字钟，在其中有键盘，显示器，终端技术，中断计数定时

https://www.eeworm.com/dl/648/260209.html

下载: 107

查看: 1024

压缩解压  利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输 ...

https://www.eeworm.com/dl/617/261127.html

下载: 85

查看: 1123

系统设计方案  把R、L、C转换成频率信号f

把R、L、C转换成频率信号f，转换的原理分别是RC振荡电路和LC电容三点式振荡电路。单片机计数得出被测频率，由该频率计算出各个参数值，数据处理后，送显示。

https://www.eeworm.com/dl/678/267232.html

下载: 109

查看: 1190

微处理器开发  微机课的全部实验

微机课的全部实验，包括交通灯模拟，计数期模拟，中断设置

https://www.eeworm.com/dl/655/269604.html

下载: 128

查看: 1029

汇编语言  这是一个在ms-dos下在屏幕右上角显示时钟的程序。程序实现了BISO功能调用读取实时时钟

这是一个在ms-dos下在屏幕右上角显示时钟的程序。程序实现了BISO功能调用读取实时时钟，并把程序驻留内存，利用1CH中断实现电子钟计数。本程序在masm 5.0下汇编通过，并且在ms-dos下运行良好，实现了内存驻留，在dos做其他操作，屏幕右上方始终显示一个绿色时间。 ...

https://www.eeworm.com/dl/644/270193.html

下载: 99

查看: 1108

其他  这是我上汇编实验课做的三个实验程序

这是我上汇编实验课做的三个实验程序，功能可以是输入一个小写字母显示对应的大写字母，还有输入一串字符串，识别并且计数其不同类字符的个数

https://www.eeworm.com/dl/534/270355.html

下载: 102

查看: 1052

VHDL/FPGA/Verilog 基于vhdl的6进制计数器模块

基于vhdl的6进制计数器模块，实现0-5计数

https://www.eeworm.com/dl/663/270394.html

下载: 199

查看: 1086

VHDL/FPGA/Verilog 基于vhdl的10进制计数器模块

基于vhdl的10进制计数器模块，实现0-9计数

https://www.eeworm.com/dl/663/270395.html

下载: 70

查看: 1036

搜索结果

按分类筛选