搜索结果
找到约 756 项符合
纸张计数 的查询结果
VHDL/FPGA/Verilog 有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Ver
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的.
练习三 利用条件语句实现计数分频时序电路
实验目的：
1. 掌握条件语句在简单时序模块设计中的使用；
2. 学习在Verilog模块中应用计数器；
3. 学习测试模块的编写、综合和不同层次的仿真。
练习四 阻塞赋值与非阻塞赋值的区别
实验目的：
1． 通过实验，掌握阻塞赋值与 ...
其他 点滴计数报警系统 用了检测技术、自动控制技术和电子技术。系统可以分为传感器检测部分和控制部分。
点滴计数报警系统
用了检测技术、自动控制技术和电子技术。系统可以分为传感器检测部分和控制部分。
单片机开发 基本功能 自动交通灯 带计数显示 倒数时间可调 红灯时间与绿灯时间不同
基本功能
自动交通灯
带计数显示
倒数时间可调
红灯时间与绿灯时间不同，分别设置
手动红绿灯切换
紧急通行功能
单片机启动或复位后，进入自动红绿灯显示。
其他 系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ）
系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ），用于记录各状态持续时间；
因为各状态持续时间不一致，所以上述计数器应置入不同的预置数；
倒计时计数值输出至二个数码管显示；
程序共设置4个进程：
① 进程P1、P2和P3构成两个带有预置数功能的十进制计数器，其中P1和P3分别为个位和十位计数器，P2产生个位向十位 ...
其他行业 计数器实验 * * 定时器1工作于16位计数模式
计数器实验 *
* 定时器1工作于16位计数模式，记录外部脉冲的个数； *
* 定时器0工作于定时模式，用于进行动态扫描显示 *
* *
* 此程序可用按键AN4来演示，但是由于按键有抖动现象，所以每按一次*
* 有可能产生多次计数脉冲 *
* ...
VHDL/FPGA/Verilog  系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ）
&#61548 系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ），用于记录各状态持续时间；
&#61548 因为各状态持续时间不一致，所以上述计数器应置入不同的预置数；
&#61548 倒计时计数值输出至二个数码管显示；
&#61548 程序共设置4个进程：
① 进程P1、P2和P3构成两个带有预置数功能的十进制计数器，其中P1和P3分别为个 ...
单片机开发 用EDA开发板实现的24小时计数时钟
用EDA开发板实现的24小时计数时钟，编程环境为MUXPLUS2.
VHDL/FPGA/Verilog 这是一个关于篮球24秒计数的Verilog程序
这是一个关于篮球24秒计数的Verilog程序，程序中包含了开始，暂停，复位键。
Java编程 JSP操作文本文件进行网页访问量计数
JSP操作文本文件进行网页访问量计数，可以稍加思索把计数写进数据库
VHDL/FPGA/Verilog 能够实现小时（24进制）、分钟和秒钟（60进制）的计数功能 具有复位功能 功能扩展：具有整点报时提示、定时闹钟等功能
能够实现小时（24进制）、分钟和秒钟（60进制）的计数功能
具有复位功能
功能扩展：具有整点报时提示、定时闹钟等功能