搜索结果
找到约 58,804 项符合
系统时钟读取 的查询结果
按分类筛选
VHDL/FPGA/Verilog 文件名：ADC0809.vhd功能：基于VHDL语言
文件名：ADC0809.vhd功能：基于VHDL语言，实现对ADC0809简单控制说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟号，这里由FPGA的系统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟。
VHDL/FPGA/Verilog VHDL语言描述
VHDL语言描述，时钟分频,给定CPLD试验板系统时钟设置50M，但由于本作品的需要，我们将系统时钟经过20分频得到DS18B20所需的工作时钟，大约为1.25M。
FlashMX/Flex源码 使用FLASH MX制作的石英钟
使用FLASH MX制作的石英钟，与系统时钟同步
嵌入式/单片机编程 是控制LED闪烁发光的简单例程。该程序实际上是实用工程模板Demo的一个应用
是控制LED闪烁发光的简单例程。该程序实际上是实用工程模板Demo的一个应用，直接从main( )函数开始编写。
在main( )函数的前面，定义了LED所在的GPIO端口和管脚。在main( )里，首先定义了一个变量ulClock，在调用函数clockInit( )时被初始化为当前的系统时钟频率，在后面对库函数SysCtlDelay( )调用时会用到该变量。
控制LE ...
VHDL/FPGA/Verilog 根据TLC7524输出控制时序
根据TLC7524输出控制时序，利用接口电路图，通过改变输出数据，设计一个正弦波发生器。TLC7524是8位的D/A转换器，转换周期为 ，所以锯齿波型数据有256个点构成，每个点的数据长度为8位。.FPGA的系统时钟为 ，通过对其进行5分频处理，得到频率为 的正弦波 ...
PCB图/BOM单/原理图 28335电路学习
系统时钟概述 整个时钟电路的原理框图。  时钟电路的原理框图 在使用有源晶振作为外部的时钟源时，DSP片内的晶体振荡电路会被旁路，外部的时钟信号有XCLKIN管脚输入DSP。看门狗定时器取OSCCLK信号作为其输入。C28x的内核会将输入的CLKIN信号转换为SYSCLKOUT信号（这就是通常我们提到的那些150MHz的信号）。SYSCLKOUT主 ...
嵌入式综合 红外遥控RGB
#include "STC90.h"
#include < intrins.h >
#define uchar unsigned char
#define uint unsigned int
#define led_port P1
sbit IR_RE = P3^2;
sbit led_r = P1^3;
sbit led_g = P1^4;
sbit led_b = P1^5;
sbit led_wd = P1^7;
sbit K1 =P3^0 ; //增加键
sbit K2 =P3^1 ; ...
书籍 USB 2.0 板载设计及布线指南
在 USB 设计中，时钟频率提供了主要的信号源。USB 差分 DP/DM 对可工作于 480Mbps的高速模式，系统时钟可工作于 12 MHz、48 MHz 及 60 MHz。由于 USB 电缆扮演了单极天线的角色，因此必须小心设计以防止 RF 电流耦合至缆线上。
源码 C51单总线读AM系列示例程序
单片机 ：AT89S52 或 STC89C52RC
典型传感器：AM2301
功能 ：串口发送温湿度数据 波特率 9600
晶振 ：12M (用户系统时钟如不是12M 请更改相关宏定义及注释的延时时间)
编译环境: Keil 4