搜索结果
找到约 1,918 项符合
算术单元 的查询结果
按分类筛选
软件设计/软件工程 基于SOC的线阵CCD图像采集单元设计.pdf
基于SOC的线阵CCD图像采集单元设计.pdf
软件设计/软件工程 tcl测试入门文档,介绍如何使用tcl在VC中进行单元测试
tcl测试入门文档,介绍如何使用tcl在VC中进行单元测试
DSP编程 本文详细介绍了tms320C54Xdsp 的浮点数的算术运算及其实验方法.
本文详细介绍了tms320C54Xdsp 的浮点数的算术运算及其实验方法.
DSP编程 嵌入式系统中DSP642与显示单元LCD的驱动程序
嵌入式系统中DSP642与显示单元LCD的驱动程序
DSP编程 嵌入式系统中DSP642包括摄像头图像采集、显示单元LCD显示图像的主程序
嵌入式系统中DSP642包括摄像头图像采集、显示单元LCD显示图像的主程序
VxWorks 对嵌入式系统进行内存遍历测试的源代码, 分为地址线测试, 数据线测试, 内存单元遍历测试, 是一个很完整的内存测试程序
对嵌入式系统进行内存遍历测试的源代码, 分为地址线测试, 数据线测试, 内存单元遍历测试, 是一个很完整的内存测试程序
Linux/Unix编程 使用POSIX线程（或进程）和SYSTEM V信号量实现生产者消费者问题。要求： 1. 有界缓冲区内设有5个存储单元
使用POSIX线程（或进程）和SYSTEM V信号量实现生产者消费者问题。要求：
1. 有界缓冲区内设有5个存储单元，有两个生产者线程不断向缓冲区中写数据，有两个消费者线程不断从缓冲区中读数据。
2. 每个生产者和消费者对有界缓冲区进行操作后，即时显示有界缓冲区的全部内容。 ...
VHDL/FPGA/Verilog 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单 ...
单片机开发 tq6963与ATmega128.显示图形和汉字。将图形单元作为汉字来显示。
tq6963与ATmega128.显示图形和汉字。将图形单元作为汉字来显示。
压缩解压 这是算术编码的源程序
这是算术编码的源程序，对于学习图像编码的人士比较有用，需要的人自然了解它的作用