搜索结果
找到约 635 项符合
移位 的查询结果
按分类筛选
- 全部分类
- 技术资料 (247)
- VHDL/FPGA/Verilog (68)
- 单片机开发 (46)
- 加密解密 (32)
- 单片机编程 (31)
- 学术论文 (29)
- matlab例程 (19)
- 其他 (17)
- 汇编语言 (16)
- 嵌入式/单片机编程 (15)
- VIP专区 (10)
- 其他书籍 (8)
- 书籍源码 (6)
- 微处理器开发 (5)
- 嵌入式综合 (4)
- 文章/文档 (4)
- 软件设计/软件工程 (4)
- 源码 (3)
- VHDL/Verilog/EDA源码 (3)
- DSP编程 (3)
- 数值算法/人工智能 (3)
- 资料/手册 (3)
- 模拟电子 (3)
- 电子书籍 (3)
- 驱动编程 (3)
- Java编程 (3)
- CA认证 (3)
- 中间件编程 (3)
- 无线通信 (2)
- 软件工程 (2)
- 可编程逻辑 (2)
- Internet/网络编程 (2)
- 文件格式 (2)
- 数学计算 (2)
- 数据结构 (2)
- 笔记 (1)
- 电源技术 (1)
- 驱动程序 (1)
- 数据库系统 (1)
- 通讯/手机编程 (1)
- 其他文档 (1)
- 技术教程 (1)
- 工业控制 (1)
- 单片机相关 (1)
- 电子技术 (1)
- 通信网络 (1)
- 机械电子 (1)
- 压缩解压 (1)
- Linux/Unix编程 (1)
- 串口编程 (1)
- 编译器/解释器 (1)
- *行业应用 (1)
- 多国语言处理 (1)
- 技术管理 (1)
- 通讯编程文档 (1)
- 嵌入式Linux (1)
- 易语言编程 (1)
- 系统设计方案 (1)
- VC书籍 (1)
- 其他嵌入式/单片机内容 (1)
- GPS编程 (1)
- 并行计算 (1)
嵌入式/单片机编程 使用移位减法完成32位除法操作。适用于没有除法指令的嵌入式处理器。源码简单
使用移位减法完成32位除法操作。适用于没有除法指令的嵌入式处理器。源码简单，适用
其他 移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件
移位相加8位硬件乘法器电路设计
乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。本实验设计一个通用的8位乘法器。
VHDL/FPGA/Verilog 条屏控制器的CPLD编程,主要完成移位寄存器、编码器和译码器的功能
条屏控制器的CPLD编程,主要完成移位寄存器、编码器和译码器的功能
VHDL/FPGA/Verilog VHDL的44个实例 包括:8位相等比较器、步进电机控制器、移位寄存器等
VHDL的44个实例
包括:8位相等比较器、步进电机控制器、移位寄存器等
汇编语言 用89C51串行口外接CD4094移位寄存器扩展8位并行口
用89C51串行口外接CD4094移位寄存器扩展8位并行口，8位并行口的每位都接一个发光二极管，要求发光二极管从左到右以一定延迟轮流显示，并不断循环。
压缩解压 2/3 FEC编码的另一种方法,即采用模拟硬件移位寄存器的方式,速度比较快。
2/3 FEC编码的另一种方法,即采用模拟硬件移位寄存器的方式,速度比较快。
单片机开发 单片机驱动74LS164/74HC164的一个示例 74HC164是串入并出的数据移位模块,在其时钟端(CK)每送入一个时钟 脉冲,则其当前的数据线(DT)状态即被移位至输出端输出,164的数
单片机驱动74LS164/74HC164的一个示例
74HC164是串入并出的数据移位模块,在其时钟端(CK)每送入一个时钟
脉冲,则其当前的数据线(DT)状态即被移位至输出端输出,164的数据
在时钟上升沿被锁存,输出由A向H依次移位
汇编语言 テ?4LS164/74HC164的一个示例 74HC164是串入并出的数据移位模块,在其时钟端(CK)每送入一个时钟 脉冲,则其当前的数据线(DT)状态即被移位至输出端输出,164的数据
テ?4LS164/74HC164的一个示例
74HC164是串入并出的数据移位模块,在其时钟端(CK)每送入一个时钟
脉冲,则其当前的数据线(DT)状态即被移位至输出端输出,164的数据
在时钟上升沿被锁存,输出由A向H依次移位
微处理器开发 通过观察EASYARM2200教学实验平台上的LED1-LED8的显示判断74HC595数据移位是否正确
通过观察EASYARM2200教学实验平台上的LED1-LED8的显示判断74HC595数据移位是否正确
matlab例程 实现产生伪随机序列的部件 —— 线性反馈移位寄存器单元。 SFlog2为扩频因子的底数为2的对数值
实现产生伪随机序列的部件 —— 线性反馈移位寄存器单元。 SFlog2为扩频因子的底数为2的对数值，cycle为PN序列的周期，其值为2^SFlog2。initial_state为移位寄存器的初始状态，generator_polynomial_coefficient为生成PN序列所需的本原多项式，对应于移位寄存器的连接向量。 ...