搜索：硬件电路设计

VHDL/FPGA/Verilog VHDL教程 ppt版绪论第一章 VHDL基本结构第二章 VHDL语言元素第三章 VHDL的描述风格第四章 VHDL的主要描述语句第五章组合逻辑电路设计第六章时序逻辑电

VHDL教程 ppt版绪论第一章 VHDL基本结构第二章 VHDL语言元素第三章 VHDL的描述风格第四章 VHDL的主要描述语句第五章组合逻辑电路设计第六章时序逻辑电路设计

https://www.eeworm.com/dl/663/305985.html

下载: 146

查看: 1068

VC书籍  A/D转换的硬件电路及它的程序

A/D转换的硬件电路及它的程序，用C语言和汇编语言

https://www.eeworm.com/dl/686/306221.html

下载: 119

查看: 1027

嵌入式/单片机编程  梁祝乐曲演奏电路设计

梁祝乐曲演奏电路设计，循环八路彩灯设计以及各模块源码。

https://www.eeworm.com/dl/647/307153.html

下载: 26

查看: 1048

单片机开发  X25045看门狗电路设计及用C++编程的程序

X25045看门狗电路设计及用C++编程的程序

https://www.eeworm.com/dl/648/310691.html

下载: 190

查看: 1049

VHDL/FPGA/Verilog 基于VHDL的乐曲演奏硬件电路,基于AT的FPGA,由Quartus2编译通过

基于VHDL的乐曲演奏硬件电路,基于AT的FPGA,由Quartus2编译通过

https://www.eeworm.com/dl/663/310768.html

下载: 59

查看: 1093

VHDL/FPGA/Verilog UART发送TX控制电路设计

UART发送TX控制电路设计，以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff，并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0（内有数据）以及tmpTRegE=1（没有数据）。即处于尚未启动发送态则将Tbuff缓冲寄存器送入传输寄存器Treg内并令tmpTRegE ...

https://www.eeworm.com/dl/663/311884.html

下载: 89

查看: 1112

其他  关于高速数字电路设计的好资料

关于高速数字电路设计的好资料，提供给需要的朋友

https://www.eeworm.com/dl/534/311888.html

下载: 54

查看: 1048

单片机开发  MSP430的LED数码管显示电路设计的程序部分

MSP430的LED数码管显示电路设计的程序部分，该部分是《MSP430单片机C语言应用程序设计实例精讲》中的程序内容。

https://www.eeworm.com/dl/648/312800.html

下载: 41

查看: 1111

单片机开发  使用STC89c58RD+系列单片机控制手机收发短信息的原理、硬件电路、PDU数据格式和短信息发送/接收程序

使用STC89c58RD+系列单片机控制手机收发短信息的原理、硬件电路、PDU数据格式和短信息发送/接收程序，同时给出了一个应用实例。GSM采用的是西门子的TC35i,包括RS232串行接口,单片机采用STC89c58RD+，内部扩展RAM有256+1024字节的空间，可以作为短信缓冲区,1602液晶显示器（16引脚）作为显示模块和程序调试用 ...

https://www.eeworm.com/dl/648/313242.html

下载: 98

查看: 1063

嵌入式/单片机编程  电路设计里面的一些具体封装,及解释说明一些注意事项

电路设计里面的一些具体封装,及解释说明一些注意事项

https://www.eeworm.com/dl/647/314684.html

下载: 106

查看: 1023

搜索结果

按分类筛选