搜索结果
找到约 9,999 项符合
硬件清零 的查询结果
VHDL/FPGA/Verilog 是vhdl语言
是vhdl语言，在fpga开发板上实现十进制技术（7段数码管显示），包括复位，清零，计数使能。
VHDL/FPGA/Verilog 8位十六进制频率计设计 根据频率的定义和频率测量的基本原理
8位十六进制频率计设计 根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许信号；1s计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期做好准备。测频控制信号可由一个独立的发生器（FTCTRL）来产生。 ...
系统设计方案 1. 完成时／分／秒的依次显示并正确计数
1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示；
2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能；
3. 定时器：实现整点报时，通过扬声器发出高低报时声音；
4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整；
5. 闹钟：实现分/时闹钟 ...
VHDL/FPGA/Verilog 带LDN的的同步的预置数端子
带LDN的的同步的预置数端子，并且带CLR的异步清零端
单片机开发 基于at89c2051的方波发生器
基于at89c2051的方波发生器，MAIN: MOV SP,#60H 设置SP指针
MOV R0,#50H 显示缓冲区首地址时50H
ML0: CLR A
MOV @R0,A 显示缓冲区清零
INC R0
CJNE R0,#55H,ML0
单片机开发 数字钟的单片机实现
数字钟的单片机实现，有详细的源码及解释
算法结构清晰，对单片机学习者非常有用
对于电子专业的，拿来当课程设计也是相当不错的
功能有：
1，完成秒／分／时的依次显示并正确计数；
2，秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位；
3，定时闹钟：实现整点报时，有扬声器发出报时声音；
4，时间设置，也就 ...
汇编语言 利用8255芯片功能设计的8位抢答器
利用8255芯片功能设计的8位抢答器，空格为清零，任意键退出
编译器/解释器 运动计时器的设计。设计要求： （1）在液晶显示屏上显示分钟和秒
运动计时器的设计。设计要求：
（1）在液晶显示屏上显示分钟和秒，最长的计时时间为59：59。
（2）按下清零按键，在液晶显示屏上显示的时间为00：00。
（3）按下启动/暂停按键，则启动或暂停计时器计时。其功能与实际的计时器的开始/停止按钮功能相同。 ...