搜索结果

找到约 3,966 项符合 相序判定 的查询结果

书籍源码 采用重叠相加法和重叠保留法求 通过系统 的响应

采用重叠相加法和重叠保留法求 通过系统 的响应,其中圆周卷积长度N=8。
https://www.eeworm.com/dl/532/315914.html
下载: 154
查看: 1039

其他 功能的增加及完善 1.完善了上次不能读写房源编号的错误; 2.增加了不是会员不能查看房主的相系方法的功能; 3.增加了不是会员不能发布的功能; 4.完善了会员中心信息等功能; 5.新增了一个

功能的增加及完善 1.完善了上次不能读写房源编号的错误; 2.增加了不是会员不能查看房主的相系方法的功能; 3.增加了不是会员不能发布的功能; 4.完善了会员中心信息等功能; 5.新增了一个更好的功能:对浏览过的信息作了颜色的变换; 6.增加了留言的回复与删除功能。 /admin/login.asp 管理员ID:admin 管理员密码:admin ...
https://www.eeworm.com/dl/534/315936.html
下载: 31
查看: 1039

单片机开发 本程序使用MSP430F149控制IIC总线EEProm AT24C02;MCU的通用输入输出(GPIO)端口P1.2、P1.3 与AT24C02 的SCL、SDA端口相连接构成I2C总线

本程序使用MSP430F149控制IIC总线EEProm AT24C02;MCU的通用输入输出(GPIO)端口P1.2、P1.3 与AT24C02 的SCL、SDA端口相连接构成I2C总线,因为MSP430F149 内部没有专用的I2C接口电路,所以只能用IO端口来模拟I2C时序从而实现对EEPROM的读写操作。从图 3.3 中我们可以看到EEPROM地址选择端口A0~A2 都外接低电平,所以进行I2C ...
https://www.eeworm.com/dl/648/316342.html
下载: 106
查看: 1616

VHDL/FPGA/Verilog FPGA实现全数字锁相环

FPGA实现全数字锁相环,利用硬件描述评议verilog HDL,顶层文件DPLL.V
https://www.eeworm.com/dl/663/316399.html
下载: 61
查看: 1038

其他书籍 匹配滤波器的多相实现

匹配滤波器的多相实现
https://www.eeworm.com/dl/542/316570.html
下载: 94
查看: 1043

其他 对n个关键字取整数的记录进行整序

对n个关键字取整数的记录进行整序,以使所有关键字为非负整数的记录排在关键字为负数的记录之前,要求使用最少的附加空间,且算法的时间复杂度为O(n)。
https://www.eeworm.com/dl/534/316720.html
下载: 158
查看: 1042

DSP编程 dsp各模块相结合

dsp各模块相结合
https://www.eeworm.com/dl/516/316988.html
下载: 132
查看: 1023

游戏 连连看就是找出相同的两样东西,在一定的规则之内可以做为相关连处理.

连连看就是找出相同的两样东西,在一定的规则之内可以做为相关连处理.
https://www.eeworm.com/dl/625/317173.html
下载: 119
查看: 1030

数据结构 该程序的功能为已知二叉树中序遍历和后序遍历序列

该程序的功能为已知二叉树中序遍历和后序遍历序列,求二叉树的二叉链表结构,程序中假设前序序列和中序序列已经分别储存在数组Pre和In中,由子树的前序和中序序列建立其二叉链表,在中序序列中查找子树根,计算左右子树的大小,置队列为空队列,输出左右孩子并入队列中 ...
https://www.eeworm.com/dl/654/317253.html
下载: 148
查看: 1107

其他 正弦波移相网络

正弦波移相网络,输入一路正弦波产生两路正弦波。方便铜牌信号测量
https://www.eeworm.com/dl/534/317358.html
下载: 160
查看: 1027