搜索：用vhdl实现数字钟

VHDL/FPGA/Verilog 用FPGA实现数字锁相环

用FPGA实现数字锁相环，开发环境为ISE

https://www.eeworm.com/dl/663/348966.html

下载: 106

查看: 1093

VHDL/FPGA/Verilog 用VHDL实现2

用VHDL实现2，4，8分频设计，经编译，波形仿真成功

https://www.eeworm.com/dl/663/356348.html

下载: 127

查看: 1015

VHDL/FPGA/Verilog 用VHDL实现的DDS逻辑

用VHDL实现的DDS逻辑，大家可以参考下

https://www.eeworm.com/dl/663/358783.html

下载: 193

查看: 1058

VHDL/FPGA/Verilog 用VHDL实现的一个uart控制器

用VHDL实现的一个uart控制器，输入时钟为33M

https://www.eeworm.com/dl/663/370969.html

下载: 197

查看: 1042

其他书籍  用vb实现数字滤波器

用vb实现数字滤波器，内附说明和源码实现过程

https://www.eeworm.com/dl/542/372720.html

下载: 25

查看: 1070

VHDL/FPGA/Verilog 用VHDL实现8种运算的ALU

用VHDL实现8种运算的ALU，带鱼不带符号的加减乘除，与或异或和求反

https://www.eeworm.com/dl/663/374885.html

下载: 146

查看: 1034

VHDL/FPGA/Verilog 一篇用VHDL实现快速傅立叶变换的论文

一篇用VHDL实现快速傅立叶变换的论文，包括原理分析和代码实现，印度圣雄甘地大学M.A.学院提供，同时包含使用手册，做FFT很好的

https://www.eeworm.com/dl/663/379596.html

下载: 185

查看: 1046

VHDL/FPGA/Verilog 用vhdl实现秒表的功能

用vhdl实现秒表的功能，具有秒表功能,有分、秒显示，后期可以自己添加闹钟的模块。

https://www.eeworm.com/dl/663/381522.html

下载: 137

查看: 1106

VHDL/FPGA/Verilog 用VHDL实现的USB IP核

用VHDL实现的USB IP核，大家可以参考下

https://www.eeworm.com/dl/663/383548.html

下载: 85

查看: 1033

VHDL/FPGA/Verilog 这是一个用VHDL实现SOBEL算子进行图像边缘算法的实现

这是一个用VHDL实现SOBEL算子进行图像边缘算法的实现

https://www.eeworm.com/dl/663/383840.html

下载: 57

查看: 1095

搜索结果

按分类筛选