搜索结果
找到约 102,302 项符合
用vhdl实现数字钟 的查询结果
按分类筛选
VHDL/FPGA/Verilog 用VHDL实现的除法器,非常好使,仿真通过了
用VHDL实现的除法器,非常好使,仿真通过了
VHDL/FPGA/Verilog 文中给出了用VHDL实现三角波正弦波方波的代码, 可以在maxPLUX2上运行,
文中给出了用VHDL实现三角波正弦波方波的代码,
可以在maxPLUX2上运行,
汇编语言 此源代码可以通过对数字钟的加与减来实现数字钟的调整
此源代码可以通过对数字钟的加与减来实现数字钟的调整
VHDL/FPGA/Verilog 能实现数字钟中时间的显示
能实现数字钟中时间的显示，并可对小时，分钟，秒进行调整
软件设计/软件工程 用vhdl实现的除法器
用vhdl实现的除法器
软件设计/软件工程 研究在各种不同平台上对各种误差控制代码的性能分析和能量消费,并详细地对不同的限制误差控制代码用VHDL实现和仿真。
研究在各种不同平台上对各种误差控制代码的性能分析和能量消费,并详细地对不同的限制误差控制代码用VHDL实现和仿真。
其他 用vhdl实现的FFT自电子工程论坛
用vhdl实现的FFT自电子工程论坛
Linux/Unix编程 用vhdl实现的FFT1024点
用vhdl实现的FFT1024点
软件设计/软件工程 基于vhdl的数字钟 有闹钟,秒表,时钟,日期等功能 秒表可以开始,暂停,清零, 时钟可以设置时间, 还可以设置日期
基于vhdl的数字钟
有闹钟,秒表,时钟,日期等功能
秒表可以开始,暂停,清零,
时钟可以设置时间,
还可以设置日期
VHDL/FPGA/Verilog CFFT是一个数据宽度和点数都可配置的基4 FFT core,用VHDL实现
CFFT是一个数据宽度和点数都可配置的基4 FFT core,用VHDL实现