搜索：用vhdl实现数字钟

汇编语言  EDA 数字钟实现文件能够实现计时,闹钟,校时功能

EDA 数字钟实现文件能够实现计时,闹钟,校时功能

https://www.eeworm.com/dl/644/392463.html

下载: 194

查看: 1062

VHDL/FPGA/Verilog 用VHDL编写的计算器：能实现简单的加减乘除四则运算

用VHDL编写的计算器：能实现简单的加减乘除四则运算

https://www.eeworm.com/dl/663/393315.html

下载: 130

查看: 1279

VHDL/FPGA/Verilog 用VHDL编写的计算器：能实现简单的加减乘除四则运算

用VHDL编写的计算器：能实现简单的加减乘除四则运算

https://www.eeworm.com/dl/663/393316.html

下载: 73

查看: 3119

VHDL/FPGA/Verilog 用VHDL编写的计算器：能实现简单的加减乘除四则运算

用VHDL编写的计算器：能实现简单的加减乘除四则运算

https://www.eeworm.com/dl/663/393317.html

下载: 64

查看: 1131

matlab例程  数字信号处理MATLAB用双线性变换法实现数字滤波器IIR

数字信号处理MATLAB用双线性变换法实现数字滤波器IIR

https://www.eeworm.com/dl/665/393926.html

下载: 70

查看: 1074

汇编语言  数字钟可实现正常计数校准还有方电台报时功能四低一高闹钟功能

数字钟可实现正常计数校准还有方电台报时功能四低一高闹钟功能

https://www.eeworm.com/dl/644/394823.html

下载: 176

查看: 1036

matlab例程  一种用Matlab实现的基于小波变换的音频数字水印.

一种用Matlab实现的基于小波变换的音频数字水印.

https://www.eeworm.com/dl/665/395405.html

下载: 180

查看: 1100

VHDL/FPGA/Verilog VHDL语言设计的数字钟具有时分秒三段显示

VHDL语言设计的数字钟具有时分秒三段显示

https://www.eeworm.com/dl/663/396078.html

下载: 65

查看: 1093

汇编语言  最小系统数字钟

最小系统数字钟，这个程序是用c语言实现的最小系统的数字钟功能，所用单片机为c52，大家参考下！

https://www.eeworm.com/dl/644/396837.html

下载: 39

查看: 1021

VHDL/FPGA/Verilog 用VHDL编写的计算器：能实现简单的加减乘除四则运算

用VHDL编写的计算器：能实现简单的加减乘除四则运算

https://www.eeworm.com/dl/663/397545.html

下载: 98

查看: 1148

搜索结果

按分类筛选

汇编语言  EDA 数字钟实现文件能够实现计时,闹钟,校时功能

VHDL/FPGA/Verilog 用VHDL编写的计算器：能实现简单的加减乘除四则运算

VHDL/FPGA/Verilog 用VHDL编写的计算器：能实现简单的加减乘除四则运算

VHDL/FPGA/Verilog 用VHDL编写的计算器：能实现简单的加减乘除四则运算

matlab例程  数字信号处理MATLAB用双线性变换法实现数字滤波器IIR

汇编语言  数字钟可实现正常计数校准还有方电台报时功能四低一高闹钟功能

matlab例程  一种用Matlab实现的基于小波变换的音频数字水印.

VHDL/FPGA/Verilog VHDL语言设计的数字钟具有时分秒三段显示

汇编语言  最小系统数字钟

VHDL/FPGA/Verilog 用VHDL编写的计算器：能实现简单的加减乘除四则运算