搜索结果

找到约 102,302 项符合 用vhdl实现数字钟 的查询结果

教程资料 用vhdl实现的除法器

用vhdl实现的除法器
https://www.eeworm.com/dl/fpga/doc/18406.html
下载: 31
查看: 1053

VHDL/FPGA/Verilog 一篇用VHDL实现快速傅立叶变换的论文

一篇用VHDL实现快速傅立叶变换的论文,包括原理分析和代码实现,印度圣雄甘地大学M.A.学院提供
https://www.eeworm.com/dl/663/107661.html
下载: 173
查看: 1086

加密解密 用VC++实现数字图象迭代混沌加密方法

用VC++实现数字图象迭代混沌加密方法
https://www.eeworm.com/dl/519/116169.html
下载: 195
查看: 1045

VHDL/FPGA/Verilog 用vhdl实现ps2鼠标的源程序

用vhdl实现ps2鼠标的源程序
https://www.eeworm.com/dl/663/118540.html
下载: 129
查看: 1039

家庭/个人应用 本程序是用汇编语言实现数字时钟功能的.通过修改8259中断控制器的中断屏蔽寄存器(21H号端口) 打开时间中断, 实时中断, 键盘中断

本程序是用汇编语言实现数字时钟功能的.通过修改8259中断控制器的中断屏蔽寄存器(21H号端口) 打开时间中断, 实时中断, 键盘中断
https://www.eeworm.com/dl/667/135649.html
下载: 97
查看: 1095

VHDL/FPGA/Verilog 用VHDL实现串口 可以实现与pc机的通信 收发 中断都可以 效果比较好

用VHDL实现串口 可以实现与pc机的通信 收发 中断都可以 效果比较好
https://www.eeworm.com/dl/663/135837.html
下载: 30
查看: 1043

VHDL/FPGA/Verilog 用vhdl实现双向移位寄存器 仿真环境MAXPLUS-II

用vhdl实现双向移位寄存器 仿真环境MAXPLUS-II,QUARTUS-
https://www.eeworm.com/dl/663/136611.html
下载: 57
查看: 1130

VHDL/FPGA/Verilog 用vhdl实现24小时计数器

用vhdl实现24小时计数器,方法简单实用。 仿真环境MAXPLUS-
https://www.eeworm.com/dl/663/136612.html
下载: 193
查看: 1114

VHDL/FPGA/Verilog 用vhdl实现脉冲宽度可控的一简单程序 仿真环境MAXPLUS-

用vhdl实现脉冲宽度可控的一简单程序 仿真环境MAXPLUS-
https://www.eeworm.com/dl/663/136613.html
下载: 188
查看: 1173

VHDL/FPGA/Verilog 用VHDL实现的键盘扫描程序 可以稍微修改就可使用

用VHDL实现的键盘扫描程序 可以稍微修改就可使用
https://www.eeworm.com/dl/663/137697.html
下载: 134
查看: 1087