搜索结果
找到约 102,302 项符合
用vhdl实现数字钟 的查询结果
按分类筛选
VHDL/FPGA/Verilog VHDL编写的数字钟
VHDL编写的数字钟，在Q-ii下编译，实现闹铃设置与定时闹铃，分时秒显示
VHDL/FPGA/Verilog VHDL数字钟设计程序 设计要求 基本要求： 1、24小时计数显示； 2、具有校时功能（时
VHDL数字钟设计程序
设计要求
基本要求：
1、24小时计数显示；
2、具有校时功能（时，分） ；
附加要求：
1、实现闹钟功能（定时，闹响）；
VHDL/FPGA/Verilog 用VHDL编程语言加上硬件实现一个4层电梯模拟
用VHDL编程语言加上硬件实现一个4层电梯模拟，用了数字逻辑的相关知识。
VHDL/FPGA/Verilog 数字钟的VHDL源程序
数字钟的VHDL源程序，可以实现校时，校分等功能，并在试验箱上运行成功
VHDL/FPGA/Verilog 数字钟的VHDL源程序
数字钟的VHDL源程序，可以实现校时，校分等功能，并在试验箱上运行成功
技术教程 数字信号处理的FPGA实现
本书比较全面地阐述了fpga在数字信号处理中的应用问题。
数字信号处理的FPGA实现
本书共分8章，主要内容包括典型fpga器件的介绍、vhdl硬件描述语言、fpga设计中常用软件简介、用fpga实现数字信号处理的数据规划、多种结构类型的fir数字滤波器的fpga实现、不同结构fft的fpga实现、数字正交下变频的fpga实现、cordic和dds的 ...
技术书籍 用VHDL语言实现的基于FPGA的交换机设计
用VHDL语言实现的基于FPGA的交换机设计
教程资料 FPGA串口界面调试程序,用VHDL语言实现
FPGA串口界面调试程序,用VHDL语言实现
教程资料 基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码，其功能主要有：时间设置，时间显示，跑表，分频，日期设置，日期显示等
教程资料 用VHDL语言在FPGA上实现浮点运算
用VHDL语言在FPGA上实现浮点运算,大家共享