搜索结果
找到约 102,302 项符合
用vhdl实现数字钟 的查询结果
按分类筛选
教程资料 常用数字逻辑功能都在CPLD器件上用VHDL语言实现
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点 ...
单片机开发 这是一个用c51做的数字钟源代码,实现了时间设置,闹铃设置等一系列钟表的功能,并付上了硬件原理图,供大家学习和参考,我的qq:9577287
这是一个用c51做的数字钟源代码,实现了时间设置,闹铃设置等一系列钟表的功能,并付上了硬件原理图,供大家学习和参考,我的qq:9577287
VHDL/FPGA/Verilog 用复杂可编程逻辑器件(CPLD)实现的数字钟控系统
用复杂可编程逻辑器件(CPLD)实现的数字钟控系统
单片机开发 这是用单片机实现的多功能数字钟,通过8255扩展端口,AD0809将模拟信号转换成数字信号进行处理,可以比较精确的测出电压值.
这是用单片机实现的多功能数字钟,通过8255扩展端口,AD0809将模拟信号转换成数字信号进行处理,可以比较精确的测出电压值.
VHDL/FPGA/Verilog 用一片CPLD实现数字锁相环,用VHDL或V语言.
用一片CPLD实现数字锁相环,用VHDL或V语言.
VHDL/FPGA/Verilog 用一片CPLD实现数字锁相环,用VHDL或V语言.
用一片CPLD实现数字锁相环,用VHDL或V语言.
VHDL/FPGA/Verilog 用一片CPLD实现数字锁相环,用VHDL或V语言.
用一片CPLD实现数字锁相环,用VHDL或V语言.
VHDL/FPGA/Verilog 用VHDL语言实现DDS直接数字频率合成器的设计
用VHDL语言实现DDS直接数字频率合成器的设计，采用正弦RAM表，可实现频率可控的正弦数字信号，编译、仿真通过。
电子书籍 智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信
智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信
单片机开发 用单片机实现了数字钟
用单片机实现了数字钟，在其中有键盘，显示器，终端技术，中断计数定时