搜索结果
找到约 102,302 项符合
用vhdl实现数字钟 的查询结果
按分类筛选
VHDL/FPGA/Verilog VHDL设计实体的基本结构 VHDL的语言要素 用VHDL实现电路设计的方法 VHDL设计流程
VHDL设计实体的基本结构
VHDL的语言要素
用VHDL实现电路设计的方法
VHDL设计流程
汇编语言 该程序是实现数字钟的实现
该程序是实现数字钟的实现 ，并且有相应的界面。
VHDL/FPGA/Verilog 用VHDL实现视频控制程序(实现对图像的采集和压缩)
用VHDL实现视频控制程序(实现对图像的采集和压缩)
VHDL/FPGA/Verilog 基于FPGA的电子琴,用VHDL实现,完成八个音阶的输出
基于FPGA的电子琴,用VHDL实现,完成八个音阶的输出
其他 详细介绍了用matlab设计数字钟的程序！希望对读者有益！
详细介绍了用matlab设计数字钟的程序！希望对读者有益！
VHDL/FPGA/Verilog 用VHDL实现LCD的驱动电路的设计的源码
用VHDL实现LCD的驱动电路的设计的源码
VC书籍 用VC++实现数字图像处理典型算法的源代码
用VC++实现数字图像处理典型算法的源代码
其他 该程序是用VHDL实现的交通灯模拟程序
该程序是用VHDL实现的交通灯模拟程序，用三个发光二极管代表红黄绿三个交通灯，并能够按一定的时间间隔进行转换。
其他 用MATLAB实现数字音频水印的嵌入和提取
用MATLAB实现数字音频水印的嵌入和提取，即是在一段音频水印中嵌入二维图像。
数学计算 用VHDL实现简单计算器
用VHDL实现简单的加减乘除运算
程序下到板子上后，result为你一开始输入的值(会在数码管上显示)，如需改变第一个数，则用拨码开关输入这个数后，按复位键后result就等于这个数了，
然后用拨码开关输入下一个运算数，按下加减乘运算键，就会算出结果并在数码管上显示，然后再输入下一个数，输入按键，如此反复，实现连 ...