搜索：状态 - 虫虫下载站

其他嵌入式/单片机内容  本红外多路遥控系统是以红外线为传送信息媒体的短距离多路无线控制系统,接收端的输出状态采用数据类型,可对多个受控对象的工作状态进行遥控.

本红外多路遥控系统是以红外线为传送信息媒体的短距离多路无线控制系统,接收端的输出状态采用数据类型,可对多个受控对象的工作状态进行遥控.

https://www.eeworm.com/dl/687/325349.html

下载: 125

查看: 1122

中间件编程  用过恒迅达交换机的人都知道。恒迅达交换机是需要在交换机内部运行中间程序来给脚本提供数据接口并且监控机器运行状态的。本程序即是完成以上功能！用C++开发、调用了数据库（sqlserver2000）存储过

用过恒迅达交换机的人都知道。恒迅达交换机是需要在交换机内部运行中间程序来给脚本提供数据接口并且监控机器运行状态的。本程序即是完成以上功能！用C++开发、调用了数据库（sqlserver2000）存储过程等。支持的交换机型号是：HXD09. ...

https://www.eeworm.com/dl/682/326022.html

下载: 23

查看: 1094

数据结构  设计模式中的状态模式（state）的程序实现

设计模式中的状态模式（state）的程序实现，用c++实现

https://www.eeworm.com/dl/654/327753.html

下载: 46

查看: 1037

VHDL/FPGA/Verilog 1．6个数码管动态扫描显示驱动 2．按键模式选择(时分秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹

1．6个数码管动态扫描显示驱动 2．按键模式选择(时\分\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能，时、分定闹即可，无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒；要求模 ...

https://www.eeworm.com/dl/663/327830.html

下载: 193

查看: 1315

VHDL/FPGA/Verilog 1．6个数码管静态显示驱动 2．按键模式选择(时分秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个

1．6个数码管静态显示驱动 2．按键模式选择(时\分\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按 ...

https://www.eeworm.com/dl/663/327835.html

下载: 198

查看: 1321

VHDL/FPGA/Verilog 本程序（状态机）使用Verilog HDL语言编写

本程序（状态机）使用Verilog HDL语言编写，并通过QuestaSim仿真。

https://www.eeworm.com/dl/663/328553.html

下载: 40

查看: 1018

其他书籍  将原始的同步状态机分解为若干个能够相互通信的子状态机,提高子状态机的自循环率,进而通过异步控制子状态机,达到降低功耗的目的. 将

将原始的同步状态机分解为若干个能够相互通信的子状态机,提高子状态机的自循环率,进而通过异步控制子状态机,达到降低功耗的目的. 将

https://www.eeworm.com/dl/542/329815.html

下载: 178

查看: 1027

数值算法/人工智能  1. 最早截止时间优先EDF（Earliest DeadlineFirst）算法是非常著名的实时调度算法之一。在每一个新的就绪状态

1. 最早截止时间优先EDF（Earliest DeadlineFirst）算法是非常著名的实时调度算法之一。在每一个新的就绪状态，调度器都是从那些已就绪但还没有完全处理完毕的任务中选择最早截止时间的任务，并将执行该任务所需的资源分配给它。在有新任务到来时，调度器必须立即计算EDF，排出新的定序，即正在运行的任务被剥夺，并且按照 ...

https://www.eeworm.com/dl/518/330758.html

下载: 148

查看: 2518

编译器/解释器  利用状态表和有限自动机的运行原理编制程序

利用状态表和有限自动机的运行原理编制程序，使得程序能够识别一个输入串是否为一个有效的符号串，具体可以选择下面之一：无符号定点实数、自然数、整数、十六进制数或其它自己定义的符号串。

https://www.eeworm.com/dl/628/331677.html

下载: 111

查看: 1073

VHDL/FPGA/Verilog 数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码

数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码

https://www.eeworm.com/dl/663/331708.html

下载: 173

查看: 1186

搜索结果

按分类筛选