搜索：状态 - 虫虫下载站

VHDL/FPGA/Verilog 给出了一个简单明了描述状态机的方法,可以学到怎样用vhdl描述状态机

给出了一个简单明了描述状态机的方法,可以学到怎样用vhdl描述状态机

https://www.eeworm.com/dl/663/281550.html

下载: 95

查看: 1106

Delphi控件源码  程序採用了无状态连接池的三层结构

程序採用了无状态连接池的三层结构，通用函数打包在DLL中，取数与回添都有一些技巧，全部通过自己編写的函数实现infopower，1stclass，FastReport2.52, 以及一个“liuxiangvcl”包含在component中.

https://www.eeworm.com/dl/666/282782.html

下载: 198

查看: 1066

文章/文档  考虑非对称耦合映象格子的控制问题, 用线性分析的方法分析了在钉扎控制下系统的稳定性, 同时还分析了耦合的非对称性对控制效率的影响. 得出将系统控制到几种稳定状态所需要最小钉扎密度与系统参数间的关系和耦

考虑非对称耦合映象格子的控制问题, 用线性分析的方法分析了在钉扎控制下系统的稳定性, 同时还分析了耦合的非对称性对控制效率的影响. 得出将系统控制到几种稳定状态所需要最小钉扎密度与系统参数间的关系和耦合梯度对控制效率的影响, 并给出了数值验证. 钉扎控制用于非对称耦合系统比用于对称耦合系统更加有效, 在相同的钉 ...

https://www.eeworm.com/dl/652/282878.html

下载: 43

查看: 1064

Jsp/Servlet 用java实现的Tftp(Sftp)客户端与服务器程序。在这个程序中用到了一个“状态”的机制：客户端与服务器端在开始运行时有相同的状态

用java实现的Tftp(Sftp)客户端与服务器程序。在这个程序中用到了一个“状态”的机制：客户端与服务器端在开始运行时有相同的状态，通过用户的输入或程序内部运行的机制，程序可以转到不同的状态，在不同的状态下程序实现了不同的功能 ...

https://www.eeworm.com/dl/696/283106.html

下载: 89

查看: 1082

VHDL/FPGA/Verilog 波形发生器.经典双进程状态机.相应加法器的测试向量

波形发生器.经典双进程状态机.相应加法器的测试向量

https://www.eeworm.com/dl/663/284640.html

下载: 42

查看: 1047

VHDL/FPGA/Verilog 一个牛人写的很快且不用状态机的动态RAM接口,VHDL编写

一个牛人写的很快且不用状态机的动态RAM接口,VHDL编写

https://www.eeworm.com/dl/663/284895.html

下载: 113

查看: 1058

matlab例程  在目标被动式跟踪中广泛应用的伪量测变换估计器(PLE)具有良好的误差收敛性。然而由于等价噪声和状态的相关性,该估计器的估计是有偏的。提出的强跟踪滤波器(STF)通过强制白化残差具有自适应地校正估计偏差

在目标被动式跟踪中广泛应用的伪量测变换估计器(PLE)具有良好的误差收敛性。然而由于等价噪声和状态的相关性,该估计器的估计是有偏的。提出的强跟踪滤波器(STF)通过强制白化残差具有自适应地校正估计偏差和迅速跟踪状态变化的能力。STF已经在非线性系统时滞估计、故障诊断与容错控制方面取得了很好的效果。 ...

https://www.eeworm.com/dl/665/285363.html

下载: 61

查看: 1062

VHDL/FPGA/Verilog 状态机设计

状态机设计，用VHDL进行MOORE型状态机的设计。原程序以及波形图

https://www.eeworm.com/dl/663/285417.html

下载: 165

查看: 1034

VHDL/FPGA/Verilog 状态机设计

状态机设计，用VHDL进行MEALY型状态机的设计。由于两个程序本身有延时现象，本实验进行了改进。

https://www.eeworm.com/dl/663/285421.html

下载: 130

查看: 1017

其他  是一款车库模拟控制系统,可以实现对当前车库存车状态的实时描述.

是一款车库模拟控制系统,可以实现对当前车库存车状态的实时描述.

https://www.eeworm.com/dl/534/285725.html

下载: 194

查看: 1084

搜索结果

按分类筛选

VHDL/FPGA/Verilog 给出了一个简单明了描述状态机的方法,可以学到怎样用vhdl描述状态机

Delphi控件源码  程序採用了无状态连接池的三层结构

Jsp/Servlet 用java实现的Tftp(Sftp)客户端与服务器程序。在这个程序中用到了一个“状态”的机制：客户端与服务器端在开始运行时有相同的状态

VHDL/FPGA/Verilog 波形发生器.经典双进程状态机.相应加法器的测试向量

VHDL/FPGA/Verilog 一个牛人写的很快且不用状态机的动态RAM接口,VHDL编写

matlab例程  在目标被动式跟踪中广泛应用的伪量测变换估计器(PLE)具有良好的误差收敛性。然而由于等价噪声和状态的相关性,该估计器的估计是有偏的。提出的强跟踪滤波器(STF)通过强制白化残差具有自适应地校正估计偏差

VHDL/FPGA/Verilog 状态机设计

VHDL/FPGA/Verilog 状态机设计

其他  是一款车库模拟控制系统,可以实现对当前车库存车状态的实时描述.