欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
状态机设计
状态机设计
VHDL/FPGA/Verilog
187 K
165 次下载
2016-04-18
资源详细信息
文件格式
RAR
文件大小
187 K
资源分类
VHDL/FPGA/Verilog
上传者
xiaomaolv1017
发布时间
2016-04-18 20:05
下载统计
165
次
所需积分
2 积分
状态机设计 - 资源详细说明
状态机设计,用VHDL进行MOORE型状态机的设计。原程序以及波形图
状态机设计 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
moore.doc
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 状态机设计
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#状态机
#Moore
相关VHDL/FPGA/Verilog资源推荐
1
状态机
设计
状态机设计:8.1.1 数据类型定义语句TYPE语句的用法如下:TYPE 数据类型名IS 数据类型定义OF 基本数据类型;或TYPE 数据类型名IS 数据类型定义;TYPE st1 IS ARRAY ...
2013-11-05
27 次
1062 浏览
2
状态机
设计
有限状态机\Moore型和Mealy型有限状态机的VHDL设计...
2024-05-03
9 次
9092 浏览
3
状态机
设计
通过Verilog HDL语言设计状态机,实现简单状态机设计。...
2024-09-15
10 次
4136 浏览
4
状态机
设计
状态机设计,用VHDL进行Moore型状态机的设计。原程序以及波形图...
2016-04-18
165 次
1074 浏览
5
状态机
设计
状态机设计,用VHDL进行MEALY型状态机的设计。由于两个程序本身有延时现象,本实验进行了改进。...
2016-04-18
130 次
1058 浏览
6
状态机
设计
本文介绍了有限状态机的设计,探讨了VerilogHDL代码描述会对状态机的综合结果产生的影响,最后通过一个序列检测器的设计进行实例说明。...
2025-12-22
1 次
44 浏览
7
状态机
设计
难得一见的完整状态机设计解析,涵盖一段式、两段式与三段式结构的深度剖析,适合数字电路设计者掌握核心逻辑实现方式。...
2026-03-20
2 次
27 浏览
8
VHDL
状态机
设计
VHDL状态机设计,如何设计一个可以通用的状态机,如何保证状态机的可维护性和可扩展性。...
2014-01-11
121 次
1032 浏览
9
状态机
设计.pdf
资料->【C】嵌入系统->【C2】IC设计与FPGA->【0】综合(可编程逻辑器件、PAL、GAL、PLD、ASIC)->状态机设计.pdf...
2024-12-23
6 次
6574 浏览
10
有限
状态机
设计
基于verilog的有限状态机设计,并在modelsim的仿真软件上面实现了仿真,而且结果和设计的目的相符合。...
2024-03-21
5 次
9141 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源