搜索结果
找到约 3,602 项符合
状态监测 的查询结果
按分类筛选
VHDL/FPGA/Verilog 用StateCAD设计一个“串进并出的加法器”状态机
用StateCAD设计一个“串进并出的加法器”状态机，并使用StateCAD测试激励生成器设计测试激励，验证该状态机，掌握完整的StateCAD设计流程.
VHDL/FPGA/Verilog 以一个完整的状态机来实现自动售票机的所有功能
以一个完整的状态机来实现自动售票机的所有功能，这样设计较为方便 ，不用分片制作。
但缺点是实际功能会受到一些影响（器件选择上的问题）。
单片机开发 使用C8051F040的硬件SPI口控制FLASH芯片AT45DB321,P0的0,1,2配置为3线SPI口,P6的0,1,2,3软件控制AT45DB321的状态引脚
使用C8051F040的硬件SPI口控制FLASH芯片AT45DB321,P0的0,1,2配置为3线SPI口,P6的0,1,2,3软件控制AT45DB321的状态引脚
加密解密 介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术
介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术，使得在面积和速度上达到最佳优化；添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现，最终下载到FPGA芯片Stratix EP1S25F780C5中。 ...
单片机开发 水位计程序(PIC16F887)24路开关量读状态口
水位计程序(PIC16F887)24路开关量读状态口
数据库系统 远程水文监测系统 用于串口数据传输和数据库访问。
远程水文监测系统 用于串口数据传输和数据库访问。
单片机开发 单片机驱动74LS164/74HC164的一个示例 74HC164是串入并出的数据移位模块,在其时钟端(CK)每送入一个时钟 脉冲,则其当前的数据线(DT)状态即被移位至输出端输出,164的数
单片机驱动74LS164/74HC164的一个示例
74HC164是串入并出的数据移位模块,在其时钟端(CK)每送入一个时钟
脉冲,则其当前的数据线(DT)状态即被移位至输出端输出,164的数据
在时钟上升沿被锁存,输出由A向H依次移位
单片机开发 AT89C51单个按键接收处理_状态机方式
AT89C51单个按键接收处理_状态机方式
VHDL/FPGA/Verilog 该程序为用vhdl语言编写的彩灯控制程序！ 通过状态机实现三个彩灯的状态装换
该程序为用vhdl语言编写的彩灯控制程序！
通过状态机实现三个彩灯的状态装换，红灯亮2秒，绿灯亮3秒，黄灯亮1秒！
时钟频率为1HZ！
通过该程序也可以改成交通灯的情况