搜索结果
找到约 52,236 项符合
状态机设计 的查询结果
按分类筛选
- 全部分类
- 学术论文 (67)
- VHDL/FPGA/Verilog (42)
- 技术资料 (31)
- 单片机编程 (28)
- 单片机开发 (12)
- 教程资料 (9)
- VIP专区 (9)
- 其他 (7)
- 可编程逻辑 (6)
- 精品软件 (6)
- 嵌入式/单片机编程 (5)
- 其他书籍 (5)
- 嵌入式综合 (4)
- 测试测量 (4)
- 电子书籍 (4)
- 串口编程 (3)
- 文章/文档 (3)
- 软件设计/软件工程 (3)
- 系统设计方案 (3)
- 技术书籍 (2)
- ALTERA FPGA开发软件 (2)
- 书籍源码 (2)
- 模拟电子 (2)
- 电源技术 (2)
- 通信网络 (2)
- 软件工程 (2)
- 通讯编程文档 (2)
- 技术教程 (1)
- 教程资料 (1)
- 传感与控制 (1)
- 无线通信 (1)
- 工控技术 (1)
- 数值算法/人工智能 (1)
- 压缩解压 (1)
- Java编程 (1)
- 微处理器开发 (1)
- Java书籍 (1)
- 文件格式 (1)
- 汇编语言 (1)
- matlab例程 (1)
- 通讯/手机编程 (1)
- 加密解密 (1)
- J2ME (1)
- 书籍 (1)
- 源码 (1)
- 笔记 (1)
- 其他 (1)
- 应用设计 (1)
VHDL/FPGA/Verilog 1．6个数码管静态显示驱动 2．按键模式选择(时分秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个
1．6个数码管静态显示驱动
2．按键模式选择(时\分\秒)与调整控制
3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按 ...
VHDL/FPGA/Verilog 数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码
数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码
VHDL/FPGA/Verilog VHDL 状态机的设计实例 ,不错的,对于搞清楚状态机是很有用的.
VHDL 状态机的设计实例 ,不错的,对于搞清楚状态机是很有用的.
VHDL/FPGA/Verilog 三进程有限状态机的设计程序
三进程有限状态机的设计程序，内附有AD574逻辑控制真值表以及采样状态机的原理图
VHDL/FPGA/Verilog 状态机及其VHDL设计,详细介绍了状态机的基本结构、功能和分类
状态机及其VHDL设计,详细介绍了状态机的基本结构、功能和分类，以及有限状态机的一般设计思路与方法、状态机编码方案的恰当选取、Moore和Mealy状态机的本质区别及设计实现
VHDL/FPGA/Verilog 各种有限状态机的设计。 VHDL源代码。
各种有限状态机的设计。
VHDL源代码。
VHDL/FPGA/Verilog 有限状态机及其设计技术是实用数字系统设计中的重要组成部分,也是实现高效可靠逻辑控制的重要途径,本程序为单进程moore型有限状态机底层设计源代码.
有限状态机及其设计技术是实用数字系统设计中的重要组成部分,也是实现高效可靠逻辑控制的重要途径,本程序为单进程moore型有限状态机底层设计源代码.
VHDL/FPGA/Verilog C实现一个状态机,我做毕业设计
C实现一个状态机,我做毕业设计，实现自组织网络，三个节点
VHDL/FPGA/Verilog LPC总线从设备的verilog设计,包含状态机和中断功能。
LPC总线从设备的verilog设计,包含状态机和中断功能。
VHDL/FPGA/Verilog 用FPGA设计12832中文液晶控制器,采用状态机的方式
用FPGA设计12832中文液晶控制器,采用状态机的方式，提高稳定性！