搜索：状态机设计 - 虫虫下载站

其他  MEALY状态机的输出是现态和输入的函数.在SRAM控制器状态机中,写有效WE不仅和WRITE状态有关,还和总线命令WRITE_MASK有关.这样,输出WE信号按设计要求表示为现态WRITE和现态输入

MEALY状态机的输出是现态和输入的函数.在SRAM控制器状态机中,写有效WE不仅和WRITE状态有关,还和总线命令WRITE_MASK有关.这样,输出WE信号按设计要求表示为现态WRITE和现态输入WRITE_MASK的函数.本程序基于VHDL,开发环境为MAXPLUS2

https://www.eeworm.com/dl/534/269082.html

下载: 189

查看: 1230

VHDL/FPGA/Verilog １．设计目的（１）设计交通灯控制器；（２）学习状态机的设计方法；（３）学习原理图、状态机等多种的设计方法进行混合设计；（４）熟练掌握器件设计输入、编译、仿真和编程的过程。２．设计内

１．设计目的（１）设计交通灯控制器；（２）学习状态机的设计方法；（３）学习原理图、状态机等多种的设计方法进行混合设计；（４）熟练掌握器件设计输入、编译、仿真和编程的过程。２．设计内容位于十字路口的交通灯，在A方向和B方向各有红、黄、绿三盏灯，按所列顺序进行循环，交通灯循环顺序见表1所示。其中1表示 ...

https://www.eeworm.com/dl/663/270794.html

下载: 145

查看: 1116

通讯编程文档  状态机的设计。在嵌入式开发中

状态机的设计。在嵌入式开发中，状态机的使用越来越多，对于状态机的开发，本文给出了很多讲解。

https://www.eeworm.com/dl/646/278493.html

下载: 104

查看: 1052

VHDL/FPGA/Verilog 人民邮电出版社<<设计与验证verilog hdl >>一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习

人民邮电出版社<<设计与验证verilog hdl >>一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习

https://www.eeworm.com/dl/663/290125.html

下载: 183

查看: 1075

系统设计方案  状态机资料,状态机是FPGA设计的常用方法,资源多多共享,不亦乐乎!

状态机资料,状态机是FPGA设计的常用方法,资源多多共享,不亦乐乎!

https://www.eeworm.com/dl/678/303550.html

下载: 184

查看: 1036

VHDL/FPGA/Verilog 用VHDL 和有限状态机的方法设计了主干道与支干道的交叉路口交通信号灯无人自动管理的控制系统。将路口红绿灯的各种亮灯情况定义不同的状态,路口状况定义为触发条件,组成有限状态机

用VHDL 和有限状态机的方法设计了主干道与支干道的交叉路口交通信号灯无人自动管理的控制系统。将路口红绿灯的各种亮灯情况定义不同的状态,路口状况定义为触发条件,组成有限状态机

https://www.eeworm.com/dl/663/305661.html

下载: 111

查看: 1317

VHDL/FPGA/Verilog 用StateCAD设计一个“串进并出的加法器”状态机

用StateCAD设计一个“串进并出的加法器”状态机，并使用StateCAD测试激励生成器设计测试激励，验证该状态机，掌握完整的StateCAD设计流程.

https://www.eeworm.com/dl/663/314053.html

下载: 84

查看: 1014

加密解密  介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术

介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术，使得在面积和速度上达到最佳优化；添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现，最终下载到FPGA芯片Stratix EP1S25F780C5中。 ...

https://www.eeworm.com/dl/519/315001.html

下载: 91

查看: 1085

VHDL/FPGA/Verilog 有限状态机的设计包括仿真文件以及sof文件

有限状态机的设计包括仿真文件以及sof文件

https://www.eeworm.com/dl/663/320059.html

下载: 134

查看: 1088

VHDL/FPGA/Verilog 1．6个数码管动态扫描显示驱动 2．按键模式选择(时分秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹

1．6个数码管动态扫描显示驱动 2．按键模式选择(时\分\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能，时、分定闹即可，无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒；要求模 ...

https://www.eeworm.com/dl/663/327830.html

下载: 193

查看: 1315

搜索结果

按分类筛选