搜索结果
找到约 12,903 项符合
浮点转换 的查询结果
按分类筛选
DSP编程 ZC-P11026-力米特L35点读笔原理图
点读笔资料
教程资料 传统时序分析器TAN到基于SDC的Timequest时序分析器转换
03_传统时序分析器TAN到基于SDC的Timequest时序分析器转换
教程资料 FPGA设计管脚分配注意点
FPGA设计管脚分配注意点
教程资料 NIOS教程2---点亮你的LED灯
NIOS教程2---点亮你的LED灯NIOS教程2---点亮你的LED灯
教程资料 大规模FPGA设计中的多点综合技术
本文介绍了在大规模FPGA设计中可以提高综合效率和效果的多点综合技术,本文适合大规模FPGA的设计者和Synplify pro的用户阅读。
教程资料 基于FPGA的PAL-VGA转换器的实现
介绍了基于Xilinx Spartan- 3E FPGA XC3S250E 来完成分辨率为738×575 的PAL 制数字视频信号到800×600 的VGA 格式转换的实现方法。关键词: 图像放大; PAL; VGA; FPGA
目前, 绝大多数监控系统中采用的高解析度摄像机均由47 万像素的CCD 图像传感器采集图像, 经DSP 处理后输出的PAL 制数字视频信号不能直接在VGA 显示器上显 ...
教程资料 基于FPGA 的单精度浮点数乘法器设计
设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发板上进行了验证. ...
教程资料 基于FPGA的多路高速串并转换器设计
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISE ...
通信网络 一种快速的三维点云自动配准方法
采用主成分分析方法(PCA)定义了简单的数学模型和轴向确定方法等来实现配准。大量实验证明,算法能够快速实现任意形状、大小及位置的两片点云配准。
通信网络 非结构型点对点网络下的拓扑调整算法研究
在非结构型点对点网络中增加节点时,造成的拓扑失衡问题会导致信息发送延迟时间和跳跃次数的增加。提出了面向分布式的拓朴改进方法,阐述了关键技术部分。通过模拟实验表明,该方法可以有效降低网络的跳跃次数与网络等待时间,满足了实际环境中实时处理的需要。
...