搜索：流水线 - 虫虫下载站

VHDL/FPGA/Verilog 一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.

一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.

https://www.eeworm.com/dl/663/182385.html

下载: 28

查看: 1113

系统设计方案  采用按时间抽选的基4原位算法和坐标旋转数字式计算机（CORDIC）算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式

采用按时间抽选的基4原位算法和坐标旋转数字式计算机（CORDIC）算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式，保证了系统的速度，避免了瓶劲的出现；整个系统采用FPGA实现，实验表明，该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力，可以广泛地应用于数字信号处理的各个领域。 ...

https://www.eeworm.com/dl/678/183950.html

下载: 51

查看: 1067

VHDL/FPGA/Verilog 16位加法器的流水线计算,verilog代码

16位加法器的流水线计算,verilog代码，用于FPGA平台。

https://www.eeworm.com/dl/663/184937.html

下载: 137

查看: 1209

软件设计/软件工程  龙芯2E处理器用户手册中国科学院计算技术研究所意法半导体公司 2006年 9 月龙芯2E处理器是一款实现64位MIPS III 指令集的通用RISC处理器。龙芯2E的指令流水线每个时钟周

龙芯2E处理器用户手册中国科学院计算技术研究所意法半导体公司 2006年 9 月龙芯2E处理器是一款实现64位MIPS III 指令集的通用RISC处理器。龙芯2E的指令流水线每个时钟周期取四条指令进行译码，并且动态地发射到五个全流水的功能部件中。虽然指令在保证依赖关系的前提下进行乱序执行，但是指令的提交还是按照程序原来 ...

https://www.eeworm.com/dl/684/185558.html

下载: 121

查看: 1105

系统设计方案  探讨RISC32处理器设计中三个关键问题包括多媒体指令集扩展设计、流水线微结构优化设计以及使RISC32成为一个真正IP核的其他相关设计问题

探讨RISC32处理器设计中三个关键问题包括多媒体指令集扩展设计、流水线微结构优化设计以及使RISC32成为一个真正IP核的其他相关设计问题

https://www.eeworm.com/dl/678/189432.html

下载: 107

查看: 1117

书籍源码  使用VHDL语言编写的简单8位流水线CPU 它有六级流水功能

使用VHDL语言编写的简单8位流水线CPU 它有六级流水功能，通过仿真可以下载到实验箱，也有波形仿真

https://www.eeworm.com/dl/532/190175.html

下载: 194

查看: 1040

文件格式  WinDLX的实验,除了代码优化的部分全部完成,包括流水线的分析.

WinDLX的实验,除了代码优化的部分全部完成,包括流水线的分析.

https://www.eeworm.com/dl/639/196461.html

下载: 84

查看: 1122

微处理器开发  verilog hdl编写,六段流水线CPU.程序完整

verilog hdl编写,六段流水线CPU.程序完整，功能强惊。分为多模块编写

https://www.eeworm.com/dl/655/200691.html

下载: 30

查看: 1092

DSP编程  DSP流水线算法

DSP流水线算法，适用于对ＤＳＰ进行较深研究的人员使用

https://www.eeworm.com/dl/516/209108.html

下载: 66

查看: 1020

系统设计方案  提出了一种基于FPGA的高阶高速F IR滤波器的设计与实现方法。通过一个169阶的均方根升余弦滚降滤波器的设计,介绍了如何应用流水线技术来设计高阶高速F IR滤波器,并且对所设计的 FIR滤波器

提出了一种基于FPGA的高阶高速F IR滤波器的设计与实现方法。通过一个169阶的均方根升余弦滚降滤波器的设计,介绍了如何应用流水线技术来设计高阶高速F IR滤波器,并且对所设计的 FIR滤波器性能、资源占用进行了分析。

https://www.eeworm.com/dl/678/223842.html

下载: 189

查看: 1233

搜索结果

按分类筛选