搜索结果
找到约 4,409 项符合
流水线式ADC 的查询结果
其他数据库 全新的纯内存式实时数据库
全新的纯内存式实时数据库，大家这下可以学习一下了 ^_^
单片机开发 基于80C51单片机源码公开的Small RTOS v1.20.3-,C-C++,单片机开发/SCM 内含单片机源码rtos随想曲,Small RTOS 下dp-51例子 最新版！非常不错的中断式操
基于80C51单片机源码公开的Small RTOS v1.20.3-,C-C++,单片机开发/SCM
内含单片机源码rtos随想曲,Small RTOS 下dp-51例子 最新版！非常不错的中断式操作系统，很精典。
电子书籍 VXWORKS的学习入门,傻瓜式的教学.详细的解释
VXWORKS的学习入门,傻瓜式的教学.详细的解释
单片机开发 51单片机控ADC（MAX197）采集数据
51单片机控ADC（MAX197）采集数据
软件设计/软件工程 用VB实现“木马”式隐形运行,适用于windows9x
用VB实现“木马”式隐形运行,适用于windows9x
文件格式 WEB图 像 格 式 简 述。介绍bmp、gif、png等等各种用于网页格式的图像格式。
WEB图 像 格 式 简 述。介绍bmp、gif、png等等各种用于网页格式的图像格式。
VHDL/FPGA/Verilog VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3
VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3
VHDL/FPGA/Verilog 2级流水线实现的8位全加器的VHDL代码
2级流水线实现的8位全加器的VHDL代码，适用于altera系列的FPGA/CPLD
VHDL/FPGA/Verilog 2级流水线
2级流水线，使用4元件实现的22位全加器的VHDL语言实现，适用于altera的FPGA