搜索结果
找到约 9,993 项符合
有限状态机 的查询结果
按分类筛选
VHDL/FPGA/Verilog 用verilog HDL实现状态机的设计
用verilog HDL实现状态机的设计
VHDL/FPGA/Verilog 详细介绍了三种高效状态机设计
详细介绍了三种高效状态机设计，其中还有PDF格式的说明（英文版）。
VHDL/FPGA/Verilog 采用FPGA控制LCD。程序中用了两个状态机
采用FPGA控制LCD。程序中用了两个状态机
其他 输入输出控制的状态机
输入输出控制的状态机，verilog HDL源码
嵌入式/单片机编程 按键是比较复杂。可以用状态机表示。 每10mS执行一次键盘扫描任务 0、无键
按键是比较复杂。可以用状态机表示。
每10mS执行一次键盘扫描任务
0、无键，若有键进入状态1
1、第一次检到有键。若有键进入状态2，同时将键值送缓冲区。 若无键进入状态0。
2、若有键则计时，按键超过300ms进入状态3，同时将键值送缓冲区。 若无键进入状态1。
表示第一次按键后如果长按键则300ms后认为有一次按键。
3 ...
VHDL/FPGA/Verilog 十种状态机例子（VHDL）包括米勒型和莫尔型的状态机。
十种状态机例子（VHDL）包括米勒型和莫尔型的状态机。
VHDL/FPGA/Verilog 状态机控制AD转换模块 该模块主要实现对MAX197的控制：根据设计需要对芯片进行初始化（包括写控制字选择输入电压值范围、选择通道以及工作模式）
状态机控制AD转换模块
该模块主要实现对MAX197的控制：根据设计需要对芯片进行初始化（包括写控制字选择输入电压值范围、选择通道以及工作模式），并把通道数送指示灯显示以及用键盘控制通道号（按一下，通道号加1，同时点亮相应的指示灯，循环使用个通道）；控制状态机的工作时序，并置两次采集到的数据为12位数据输出，并 ...
其他 自动打铃系统的VHDL设计中的状态机
自动打铃系统的VHDL设计中的状态机，自己已经检验过了完全正确
汇编语言 交通灯状态机Vrilog源代码 交通灯状态机Vrilog源代码
交通灯状态机Vrilog源代码
交通灯状态机Vrilog源代码
VHDL/FPGA/Verilog 这是讲解状态机的一个资料
这是讲解状态机的一个资料，里面讲解了摩尔和米勒状态机的设计实例，很详细且有实例。