搜索结果
找到约 32,144 项符合
显示译码器 的查询结果
按分类筛选
其他 这是Actel 的FPGA的译码器的VHDL源代码。
这是Actel 的FPGA的译码器的VHDL源代码。
嵌入式/单片机编程 128位的地址译码器
128位的地址译码器，在cpld或者fpga上实现兼可
VHDL/FPGA/Verilog 基于FPGA的RS编译码器实现 我是新手 刚学的写的很简单的代码
基于FPGA的RS编译码器实现 我是新手 刚学的写的很简单的代码
微处理器开发 C8051F MCU 应 用 笔 记 AN001 — 配置端口I/O交叉开关译码器
C8051F MCU 应 用 笔 记
AN001 — 配置端口I/O交叉开关译码器
VHDL/FPGA/Verilog 采用CASE语句设计3-8译码器的示例程序
采用CASE语句设计3-8译码器的示例程序
VHDL/FPGA/Verilog Viterbi译码器的FPGA实现代码,来在国外大学论坛.
Viterbi译码器的FPGA实现代码,来在国外大学论坛.
VHDL/FPGA/Verilog FPGA驱动LED显示:运用硬件描述语言（如VHDL）设计一个显示译码驱动器
FPGA驱动LED显示:运用硬件描述语言（如VHDL）设计一个显示译码驱动器，即将要显示的字符译成8段码。由于FPGA有相当多的引脚端资源，如果显示的位数N较少，可以直接使用静态显示方式，即将每一个数码管都分别连接到不同的8个引脚线上，共需要8×N条引脚线控制. ...
压缩解压 /*哈夫曼编/译码器 完成Huffman 编码的译码过程。 即输入一个码串
/*哈夫曼编/译码器
完成Huffman 编码的译码过程。
即输入一个码串，请翻译成相应的字符串。
要求有编码过程和解码过程。*/
其他 基于quartus II软件 用verilog 语言描述的38译码器
基于quartus II软件
用verilog 语言描述的38译码器