搜索：时钟提取 - 虫虫下载站

技术资料  STM32 实时时钟

深入探讨如何在STM32F107开发板上实现精准的实时时钟功能，涵盖从硬件配置到软件编程的全过程。通过完整的例程代码，帮助开发者快速掌握RTC模块的应用技巧，非常适合嵌入式系统工程师和爱好者学习与参考。

https://www.eeworm.com/dl/994568.html

下载: 3

查看: 30

技术资料  时钟芯片HT1380操作

详解实时时钟芯片HT1380的初始化配置及时间数据读写操作，涵盖寄存器设置与时间管理全流程。适用于嵌入式系统中时间功能开发。

https://www.eeworm.com/dl/1000305.html

下载: 3

查看: 72

HT1380 时钟芯片嵌入式时间管理

技术资料  基于dsp的数字时钟设计

想要快速掌握DSP开发中的时间控制逻辑？本课程设计通过C语言实现数字时钟功能，解决定时与显示同步问题，适合嵌入式开发入门实践。

https://www.eeworm.com/dl/1003254.html

下载: 2

查看: 65

DSP开发 C语言编程时间控制嵌入式系统

技术资料  单片机制作时钟电路

基于单片机的实用时钟电路设计，支持年月日时分秒显示、闹钟设置与时间校准，代码可直接用于生产环境，经过多个项目验证，具备良好的稳定性与可扩展性。

https://www.eeworm.com/dl/1004493.html

下载: 3

查看: 49

单片机时钟 RTC模块嵌入式开发时间校准

技术资料  LCD12864电子时钟

难得一见的LCD12864电子时钟完整项目资料，涵盖时间显示、校时、闹钟设定等核心功能，代码结构清晰，适合嵌入式开发学习与实战参考。

https://www.eeworm.com/dl/1004938.html

下载: 3

查看: 92

LCD12864 电子时钟嵌入式开发时间控制

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

https://www.eeworm.com/dl/663/469231.html

下载: 46

查看: 1131

Q5 数据 PLL 输入

VHDL/FPGA/Verilog 用vhdl编写的时钟主要实现了时钟功能时间调教功能有待实现

用vhdl编写的时钟主要实现了时钟功能时间调教功能有待实现

https://www.eeworm.com/dl/663/163834.html

下载: 141

查看: 1085

vhdl 时钟编写

单片机开发  利用DS12C887时钟芯片实现时钟的LCD显示

利用DS12C887时钟芯片实现时钟的LCD显示

https://www.eeworm.com/dl/648/194509.html

下载: 167

查看: 1086

C887 12C 887 LCD

单片机开发  实时时钟模块时钟芯片型号：DS1302 DS1302驱动函数

实时时钟模块时钟芯片型号：DS1302 DS1302驱动函数

https://www.eeworm.com/dl/648/279925.html

下载: 39

查看: 1060

1302 DS 实时时钟型号

VHDL/FPGA/Verilog 合并单元内GPS同步时钟的检测合并单元内GPS同步时钟的检测

合并单元内GPS同步时钟的检测合并单元内GPS同步时钟的检测

https://www.eeworm.com/dl/663/347016.html

下载: 57

查看: 1068

GPS 合并单元时钟检测

搜索结果

按分类筛选

技术资料  STM32 实时时钟

技术资料  时钟芯片HT1380操作

技术资料  基于dsp的数字时钟设计

技术资料  单片机制作时钟电路

技术资料  LCD12864电子时钟

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定

VHDL/FPGA/Verilog 用vhdl编写的时钟主要实现了时钟功能时间调教功能有待实现

单片机开发  利用DS12C887时钟芯片实现时钟的LCD显示

单片机开发  实时时钟模块时钟芯片型号：DS1302 DS1302驱动函数

VHDL/FPGA/Verilog 合并单元内GPS同步时钟的检测合并单元内GPS同步时钟的检测