搜索结果

找到约 7,982 项符合 时钟器件 的查询结果

可编程逻辑 Xilinx FPGA集成电路的动态老化试验

  3 FPGA设计流程   完整的FPGA 设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。FPGA 配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA 的内部存储器中,实现特定逻辑功能的过程。由于FPGA 电路的内部存储器都是基于RAM 工艺的,所以当FPGA电路电源掉电后, ...
https://www.eeworm.com/dl/kbcluoji/39062.html
下载: 182
查看: 1043

可编程逻辑 Xilinx可编程逻辑器件的高级应用与设计技巧(孙航)

  Xilinx可编程逻辑器件的高级应用与设计技巧   作者:孙航;出版社:电子工业出版社   内容简介:介绍了Xilinx器件的结构和特性;以及ISE及其辅助设计工具,嵌入式处理器的原理与设计,高速串行接口设计等内容。是一本比较全面介绍最新Xilinx器件和软件发展的书籍。 ...
https://www.eeworm.com/dl/kbcluoji/39189.html
下载: 87
查看: 1187

可编程逻辑 深入剖析赛灵思(Xilinx)All Programmable三大创新器件

     深入剖析赛灵思(Xilinx)All Programmable三大创新器件:赛灵思在 28nm 节点上推出的多种新技术为客户带来了重大的超前价值,并使赛灵思领先竞争对手整整一代。赛灵思并不是简单地将现有的 FPGA 架构迁移到新的技术节点上,而是力求引领多种 FPGA 创新,并率先推出了 All Programmable 3D IC 和 S ...
https://www.eeworm.com/dl/kbcluoji/39280.html
下载: 73
查看: 1034

可编程逻辑 EDA原理及VHDL实现(何宾教授)

  第1章 数字系统EDA设计概论   第2章 可编程逻辑器件设计方法   第3章 VHDL语言基础   第4章 数字逻辑单元设计   第5章 数字系统高级设计技术(*)   第6章 基于HDL设计输入   第7章 基于原理图设计输入   第8章 设计综合和行为仿真   第9章 设计实现和时序仿真   第10章 设计下 ...
https://www.eeworm.com/dl/kbcluoji/39481.html
下载: 145
查看: 1094

可编程逻辑 FPGA全局时钟约束(Xilinx)

FPGA全局时钟约束(Xilinx)
https://www.eeworm.com/dl/kbcluoji/39502.html
下载: 190
查看: 1056

可编程逻辑 ALTERA公司器件介绍汇总

  本资料是关于Altera公司基本器件的主要介绍(主要特性、优势、适用配置器件、型号、引脚、下载电缆、软件等)   目 录   1、 MAX7000系列器件   2、 MAX3000A系列器件   3、 MAX II 系列器件   4、 Cyclone系列器件   5、 Cyclone II系列器件   6、 Stratix系列器件   7、 Stratix GX系 ...
https://www.eeworm.com/dl/kbcluoji/39633.html
下载: 158
查看: 1070

可编程逻辑 连接图器件

连接图器件
https://www.eeworm.com/dl/kbcluoji/39920.html
下载: 113
查看: 1031

可编程逻辑 赛灵思ZYNQ-7000EPP系列开辟新型器件先河

赛灵思ZYNQ-7000EPP系列开辟新型器件先河
https://www.eeworm.com/dl/kbcluoji/40015.html
下载: 72
查看: 1024

可编程逻辑 WP370 -采用智能时钟门控技术降低动态开关功耗

    赛灵思推出业界首款自动化精细粒度时钟门控解决方案,该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计,既无需在设计流程中添加更多新的工具或步骤,又不会改变现有逻辑或时钟,从而避免设计修改。此外,在大多数情况下 ...
https://www.eeworm.com/dl/kbcluoji/40138.html
下载: 156
查看: 1053

可编程逻辑 基于CPLD的VHDL语言数字钟(含秒表)设计

利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VH ...
https://www.eeworm.com/dl/kbcluoji/40186.html
下载: 96
查看: 1030