搜索：时钟发生器 - 虫虫下载站

教程资料  基于FPGA的自治型SPWM波形发生器的设计

基于FPGA的自治型SPWM波形发生器的设计！正弦脉宽调制（SPWM）技术在以电压源逆变电路为核心的电力电子装置中有着广泛的应用，如何产生SPWM脉冲序列及其实现手段是PWM技术的关键。大家共同探讨哈！

https://www.eeworm.com/dl/fpga/doc/17960.html

下载: 121

查看: 1093

教程资料  VHDL语言编写的时钟显示代码

VHDL语言编写的时钟显示代码，简短而又易懂，个人觉得很不错

https://www.eeworm.com/dl/Protel/doc/18083.html

下载: 87

查看: 1049

教程资料  FPGA异步时钟设计中的同步策略

FPGA异步时钟设计中的同步策略，需要

https://www.eeworm.com/dl/fpga/doc/18258.html

下载: 119

查看: 1056

教程资料  通过fpga产生时钟的VHDL源码

通过fpga产生时钟的VHDL源码，QII7.1下调试通过

https://www.eeworm.com/dl/fpga/doc/18295.html

下载: 74

查看: 1078

教程资料  附件中资料时模拟时钟方面的信息

附件中资料时模拟时钟方面的信息，可用单片机仿真软件仿真。

https://www.eeworm.com/dl/proteus/doc/18349.html

下载: 30

查看: 1067

教程资料  用FPGA实现任意波形发生器的源代码

用FPGA实现任意波形发生器的源代码，另外还包括FPGA实现UART，从而与MCU实现串行通信。

https://www.eeworm.com/dl/fpga/doc/18390.html

下载: 127

查看: 1096

教程资料  基于FPGA的新型数据位同步时钟提取(CDR)实现方法

基于FPGA的新型数据位同步时钟提取(CDR)实现方法

https://www.eeworm.com/dl/fpga/doc/18408.html

下载: 145

查看: 1254

教程资料  Verilog实现的DDS正弦信号发生器和测频测相模块

Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。

https://www.eeworm.com/dl/fpga/doc/18425.html

下载: 52

查看: 1147

教程资料  FPGA的时钟详细讲解

FPGA的时钟详细讲解，可以让你更加熟悉的了解FPGA的时钟设计。

https://www.eeworm.com/dl/fpga/doc/18428.html

下载: 76

查看: 1047

教程资料  FPGA时钟分析

FPGA时钟分析，包括门控时钟与时钟偏仪分析，逻辑设计时钟分析，毛刺分析．

https://www.eeworm.com/dl/fpga/doc/18456.html

下载: 80

查看: 1054

搜索结果

按分类筛选