搜索：时钟产生 - 虫虫下载站

通讯/手机编程  时钟信号输入端

时钟信号输入端，要求编制一个顶层文件，产生具有自动加一功能的地址加法器

https://www.eeworm.com/dl/527/320639.html

下载: 185

查看: 1034

通讯/手机编程  时钟信号输入端

时钟信号输入端，要求编制一个顶层文件，产生具有自动加一功能的地址加法器

https://www.eeworm.com/dl/527/320640.html

下载: 170

查看: 1049

VHDL/FPGA/Verilog EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位

EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的，发送来的数据由逻 ...

https://www.eeworm.com/dl/663/320690.html

下载: 136

查看: 1426

VHDL/FPGA/Verilog 四位计数器计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数

四位计数器计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。

https://www.eeworm.com/dl/663/320953.html

下载: 118

查看: 1061

系统设计方案  时序产生器的原理

时序产生器的原理，了解时钟和时序信号的波形。微程序控制器的功能、组成知识。微指令格式和各字段功能。微程序的编制、写入、观察微程序的运行，学习基本指令的执行流程。

https://www.eeworm.com/dl/678/325398.html

下载: 58

查看: 1063

单片机开发  舵机调试程序舵机控制信号管脚,为P0.7管脚系统时钟为24500KHZ/8=3062.5KHZ周期为20ms

舵机调试程序舵机控制信号管脚,为P0.7管脚系统时钟为24500KHZ/8=3062.5KHZ周期为20ms，则频率为50HZ，则tmph+tmpl=61250可以保证产生50HZ PWM

https://www.eeworm.com/dl/648/354212.html

下载: 53

查看: 1191

VHDL/FPGA/Verilog 设计并调试好一个能产生”梁祝”曲子的音乐发生器

设计并调试好一个能产生”梁祝”曲子的音乐发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）进行硬件验证。设计思路根据系统 ...

https://www.eeworm.com/dl/663/384219.html

下载: 185

查看: 1040

单片机开发  电子闹钟 clk：标准时钟信号

电子闹钟 clk：标准时钟信号，本例中，其频率为4Hz； clk_1k：产生闹铃音、报时音的时钟信号，本例中其频率为1024Hz； mode：功能控制信号；为0：计时功能；为1：闹钟功能；为2：手动校时功能； turn：接按键，在手动校时功能时，选择是调整小时，还是分钟；若长时间按住该键，还可使秒信号清零，用于精确调时； c ...

https://www.eeworm.com/dl/648/386773.html

下载: 171

查看: 1044

VHDL/FPGA/Verilog 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。

采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满数据后停止数据采集并且相应通道的状态位产生报警信号。 5.数据分为8 ...

https://www.eeworm.com/dl/663/405362.html

下载: 156

查看: 1189

单片机开发  本系统采用AT89C51控制MAX038产生波形的频率范围和类型

本系统采用AT89C51控制MAX038产生波形的频率范围和类型，并采用输出驱动放大电路，对MAX038输出的波形信号进行放大。同时还设计了时钟复位电路和键盘显示接口。系统中利用AT89C51的功能，设计了频率测量电路，并完成了硬件电路所需要的软件驱动程序。 ...

https://www.eeworm.com/dl/648/423950.html

下载: 100

查看: 1049

搜索结果

按分类筛选

通讯/手机编程  时钟信号输入端

通讯/手机编程  时钟信号输入端

VHDL/FPGA/Verilog EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位

VHDL/FPGA/Verilog 四位计数器计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数

系统设计方案  时序产生器的原理

单片机开发  舵机调试程序舵机控制信号管脚,为P0.7管脚系统时钟为24500KHZ/8=3062.5KHZ周期为20ms

VHDL/FPGA/Verilog 设计并调试好一个能产生”梁祝”曲子的音乐发生器

单片机开发  电子闹钟 clk：标准时钟信号

VHDL/FPGA/Verilog 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。

单片机开发  本系统采用AT89C51控制MAX038产生波形的频率范围和类型