搜索结果
找到约 19,170 项符合
时钟产生电路 的查询结果
按分类筛选
VHDL/FPGA/Verilog 这是序列检测器。串行序列产生是指根据时钟和相应的控制信号
这是序列检测器。串行序列产生是指根据时钟和相应的控制信号,产生稳定的单bit输出信号;监测器指根据相应时钟输入的电平序列,监测该序列中是否存在预设的序列,无论从第几个输入开始,只要存在,总能监测到。监测到予以标示。 ...
其他 一种方便的全数字时钟频率转换电路设计
一种方便的全数字时钟频率转换电路设计,不使用PLL,转换档位多,资源占用少。
VHDL/FPGA/Verilog 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
其他嵌入式/单片机内容 一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟
一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟,输出的是计数信号和方向信号。
单片机开发 用51单片机设计的时钟电路(毕业论文)程序 2007-09-11 10:02:34
用51单片机设计的时钟电路(毕业论文)程序
2007-09-11 10:02:34
软件设计/软件工程 EM卡的一些资料 读卡电路产生125KHZ并驱动感应线圈向幅射电磁波
EM卡的一些资料
读卡电路产生125KHZ并驱动感应线圈向幅射电磁波,当ID卡读卡天线的磁场范围内时,卡内的线圈接收电磁波的能量,卡内的电路对其整流、稳压后作为卡片系统工作电压,并从接收到的振幅调制脉冲调制出信息并送到内部控制逻辑,并将内部数据经由天线送出,读卡电路通过整形,放大,把收到的曼码送到单片机中进行解 ...
VHDL/FPGA/Verilog 本代码用于产生FPGA内部的一个200Mhz的时钟
本代码用于产生FPGA内部的一个200Mhz的时钟,使得内部信号在此时钟下同步工作
汇编语言 用51单片机设计的时钟电路(毕业论文) AT89C51 LED数码管 实现年月日时分秒电子时钟
用51单片机设计的时钟电路(毕业论文) AT89C51 LED数码管 实现年月日时分秒电子时钟
单片机开发 新型电子日历时钟芯片接口电路及程序设计
新型电子日历时钟芯片接口电路及程序设计,可用于课程设计
其他 电子时钟,显示时间日期,年.节日等包括原码与电路设计
电子时钟,显示时间日期,年.节日等包括原码与电路设计