搜索结果

找到约 1,079 项符合 时序 的查询结果
相关度 上传时间 下载量 查看数
共 1,079 条结果

按分类筛选

显示更多分类

技术资料 静态时序分析（外语版）

静态时序分析（外语版），有助于对大佬或者小白对时序的进一步理解。没有中文版的，但可以借助翻译很快地上手和理解，写得很好，希望对大家有帮助
https://www.eeworm.com/dl/744488.html
下载: 1
查看: 3366

技术资料 华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料: FPGA技巧Xilinx.p

华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog HDL 华为入门教程.rarVerilog典型电路设计 华为.rar一种将异步时钟域转换成同步时钟域的方法.pdf华为coding style.rar华为FPGA设计流程指南.doc华为FPGA设计规范.rar ...
https://www.eeworm.com/dl/745241.html
下载: 8
查看: 3150

技术资料 基于VHDL的时序逻辑电路设计

基于VHDL的时序逻辑电路设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！
https://www.eeworm.com/dl/827720.html
下载: 8
查看: 898

技术资料 基于可编程逻辑器件的电源上电时序控制

基于可编程逻辑器件的电源上电时序控制基于可编程逻辑器件的电源上电时序控制
https://www.eeworm.com/dl/828925.html
下载: 8
查看: 4346

技术资料 SPI总线协议及SPI的时序图详解

SPI总线协议及SPI时序图详解                    
https://www.eeworm.com/dl/831429.html
下载: 9
查看: 6688

技术资料 vivado集成开发环境时序约束介绍

本文主要介绍如何在Wado设计套件中进行时序约束，原文出自 xilinx中文社区。1 Timing Constraints in Vivado-UCF to xdcVivado软件相比于sE的一大转变就是约束文件，5E软件支持的是UcF（User Constraints file，而 Vivado软件转换到了XDc（Xilinx Design Constraints）。XDC主要基于SDc（Synopsys Design Constraints）标准 ...
https://www.eeworm.com/dl/831600.html
下载: 1
查看: 7198

技术资料 使用quartus开发通过VHDL语言实现的LPC时序

使用quartus开发。该程序通过VHDL语言实现了LPC时序。
https://www.eeworm.com/dl/832958.html
下载: 2
查看: 1640

技术资料 FPGA那些事儿--TimeQuest静态时序分析REV7.0

FPGA那些事儿--TimeQuest静态时序分析REV7.0，FPGA开发必备技术资料--262页。前言这是笔者用两年构思准备一年之久的笔记，其实这也是笔者的另一种挑战。写《工具篇I》不像写《Verilog HDL 那些事儿》系列的笔记一样，只要针对原理和HDL 内容作出解释即可，虽然《Verilog HDL 那些事儿》夹杂着许多笔者对Verilog 的独特见解 ...
https://www.eeworm.com/dl/833404.html
下载: 9
查看: 4479

技术资料 LCD触摸屏驱动ILI9486手册(包含数据手册和官方驱动时序源码手册)

LCD触摸屏驱动ili9486数据手册，包含了官方的驱动时序代码，各种参数说明，寄存器说明等，LCD编程的必备手册，欢迎大家下载使用~
https://www.eeworm.com/dl/834469.html
下载: 9
查看: 5413

技术资料 猫叔的FPGA时序约束教程

猫叔的FPGA时序约束教程
https://www.eeworm.com/dl/835423.html
下载: 8
查看: 808