搜索结果
找到约 1,477 项符合
时序约束 的查询结果
按分类筛选
技术资料 基于VHDL的时序逻辑电路设计
基于VHDL的时序逻辑电路设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！
技术资料 基于可编程逻辑器件的电源上电时序控制
基于可编程逻辑器件的电源上电时序控制基于可编程逻辑器件的电源上电时序控制
技术资料 SPI总线协议及SPI的时序图详解
SPI总线协议及SPI时序图详解
技术资料 使用quartus开发通过VHDL语言实现的LPC时序
使用quartus开发。该程序通过VHDL语言实现了LPC时序。
技术资料 FPGA那些事儿--TimeQuest静态时序分析REV7.0
FPGA那些事儿--TimeQuest静态时序分析REV7.0，FPGA开发必备技术资料--262页。前言这是笔者用两年构思准备一年之久的笔记，其实这也是笔者的另一种挑战。写《工具篇I》不像写《Verilog HDL 那些事儿》系列的笔记一样，只要针对原理和HDL 内容作出解释即可，虽然《Verilog HDL 那些事儿》夹杂着许多笔者对Verilog 的独特见解 ...
技术资料 LCD触摸屏驱动ILI9486手册(包含数据手册和官方驱动时序源码手册)
LCD触摸屏驱动ili9486数据手册，包含了官方的驱动时序代码，各种参数说明，寄存器说明等，LCD编程的必备手册，欢迎大家下载使用~
技术资料 Xilinx FPGA应用进阶 通用IP核详解和设计开发
本书系统讲解通信网络领域Xilinx FPGA内部的IP硬核。以流行的Xilinx Virtex-6型号芯片举例，涵盖Xilinx
FPGA在通信领域主流的IP核，阐述Xilinx FPGA时钟资源和DCM、PLL和MMCM时钟管理器的特性和使用方法；介绍基于Block
RAM资源生成ROM、RAM、FIFO和CAM核的使用过程。阐述TEMAC核背景知识、内部结构、接口时序和配置参数 ...
技术资料 vivado约束指导手册
时序路径时序路径由设计中instance之间的连接决定。在数字设计中，时序路径由一对时序元作sequential elements）形成，这对时序元件由一个或二个不同的时钟控制。普通时序路径在任何设计中最普通的时序路径有以下4种：1输入端口到内部时序单元路径2从时序单元到时序单元之间的内部路径3从内部时序单元到输出端口之间的路径4 ...
技术资料 旋变解码芯片AD2S1205实例程序，包括芯片上电初始化时序、初始配置、不同工作模式选择等
旋变解码芯片AD2S1205实例程序，包括芯片上电初始化时序、初始配置、不同工作模式选择等
技术资料 RX8025T官网手册中引脚、电路图、时序存在的问题
RX8025 手册好像不太严谨，有问题如下：一.《RX-8025T 使用说明》的第2 页的引脚(图1)与《RX8025T 规格书》的引脚（图2）中的第12 脚功能不一。图1图2二. 《RX-8025T 使用说明》中的电路图有问题电路图中的R2 R3 应该接+5V 。三．《RX-8025T 使用说明》中的时序图没有写明时间时序图中没说明Tlow 和Thigh 等等的时间。四. ...