搜索结果
找到约 1,477 项符合
时序约束 的查询结果
按分类筛选
人工智能/神经网络 A*算法属于一种启发式搜索,它扩展结点的次序类似于广度优先搜索,但不同的是每生成一个子结点需要计算估价函数F,以估算起始结点的约束经过该结点至达目标结点的最佳路径代价 每当扩展结点时,意是在所有待扩展
A*算法属于一种启发式搜索,它扩展结点的次序类似于广度优先搜索,但不同的是每生成一个子结点需要计算估价函数F,以估算起始结点的约束经过该结点至达目标结点的最佳路径代价 每当扩展结点时,意是在所有待扩展结点中选择具有最小F值的结点做为扩展对象,以便使搜索尽量沿最有希望的方向进行.A*算法只要求产生问题的全部状态空 ...
DSP编程 使用2812的两个通用输入输出模拟I2C总线的时序
使用2812的两个通用输入输出模拟I2C总线的时序，并与24LC64EEPROM相连，可向其读写数据，已通过验证
人工智能/神经网络 由于BP网络的权值优化是一个无约束优化问题
由于BP网络的权值优化是一个无约束优化问题，而且权值要采用实数编码，所以直接利用Matlab遗传算法工具箱
VHDL/FPGA/Verilog vhdl编程 视频传输格式时序 可应用于液晶显示
vhdl编程
视频传输格式时序
可应用于液晶显示
VHDL/FPGA/Verilog 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
其他书籍 非常好的时序分析教程
非常好的时序分析教程，里面对时序的概念，分析参数，分析过程都有大概的介绍。
VHDL/FPGA/Verilog VHDL教程 ppt版 绪论 第一章 VHDL基本结构 第二章 VHDL语言元素 第三章 VHDL的描述风格 第四章 VHDL的主要描述语句 第五章 组合逻辑电路设计 第六章 时序逻辑电
VHDL教程 ppt版
绪论
第一章 VHDL基本结构
第二章 VHDL语言元素
第三章 VHDL的描述风格
第四章 VHDL的主要描述语句
第五章 组合逻辑电路设计
第六章 时序逻辑电路设计
matlab例程 最速下降法是一种沿着N维目标函数的负梯度方向搜索最小值的方法。该程序是用最速下降法求无约束最优化解。
最速下降法是一种沿着N维目标函数的负梯度方向搜索最小值的方法。该程序是用最速下降法求无约束最优化解。
单片机开发 一个关于热敏打印机时序的仿真程序,能够应用于大多数的热敏打印机中,实现了打印数据的并转串.使用Verilog编写,在Modsim下编译通过.并有最终的仿真波形.
一个关于热敏打印机时序的仿真程序,能够应用于大多数的热敏打印机中,实现了打印数据的并转串.使用Verilog编写,在Modsim下编译通过.并有最终的仿真波形.
人工智能/神经网络 NMFs算法（带稀疏度约束的非负稀疏矩阵分解）用于实现基于人脸局部特征的人脸识别
NMFs算法（带稀疏度约束的非负稀疏矩阵分解）用于实现基于人脸局部特征的人脸识别，通过近似的矩阵分解进行空间降维。