搜索结果
找到约 13,259 项符合
时序图 的查询结果
按分类筛选
- 全部分类
- 学术论文 (30)
- 单片机编程 (24)
- VIP专区 (18)
- 技术资料 (17)
- 单片机开发 (15)
- 可编程逻辑 (9)
- VHDL/FPGA/Verilog (8)
- 教程资料 (5)
- 其他 (5)
- 嵌入式/单片机编程 (4)
- 软件设计/软件工程 (4)
- 模拟电子 (3)
- PCB相关 (3)
- Java编程 (3)
- 技术教程 (2)
- 无线通信 (2)
- 文件格式 (2)
- 百货/超市行业 (2)
- 笔记 (2)
- 资料/手册 (1)
- ALTERA FPGA开发软件 (1)
- 技术书籍 (1)
- 教程资料 (1)
- 电源技术 (1)
- 传感与控制 (1)
- 嵌入式综合 (1)
- Java书籍 (1)
- 微处理器开发 (1)
- 文章/文档 (1)
- 压缩解压 (1)
- 系统设计方案 (1)
- 教育系统应用 (1)
- 软件工程 (1)
- matlab例程 (1)
- 其他嵌入式/单片机内容 (1)
- 通讯编程文档 (1)
- 其他书籍 (1)
- 仿真技术 (1)
- 书籍 (1)
- 教程 (1)
- 精品软件 (1)
VIP专区 VIP专区-单片机源代码精选合集系列（50）
eeworm.com VIP专区 单片机源码系列 49资源包含以下内容：1. STM32中断与嵌套NVIC快速入门.rar2. 教你如何看懂时序图.rar3. AVR32801: UC3A3 Schematic Chec.pdf4. AT指令简编汇集.pdf5. HT MCU间接寻址的应用.rar6. 基于C8051F020和Zigbee的汽车测试系统设计.rar7. AVR事无巨细系列.pdf8. 基于S3C2440A的银行评价器的设计. ...
VIP专区 VIP专区-单片机源代码精选合集系列（72）
eeworm.com VIP专区 单片机源码系列 71资源包含以下内容：1. PWM模块单片机的步进电机细分驱动的理论和方法介绍.pdf2. 基于状态分析的键盘管理软件设计.pdf3. 单片机的步进电机控制器设计介绍.pdf4. 单片机温度控制系统的设计及实现.pdf5. 基于单片机的步进电机细分技术介绍.pdf6. 基于单片机的太阳能电池自动跟踪系统的设 ...
VIP专区 VIP专区-嵌入式/单片机编程源码精选合集系列（113）
VIP专区-嵌入式/单片机编程源码精选合集系列（113）资源包含以下内容：1. 来自于OpenCores组织的开放IP核.2. I2C to GPIO Port expander的Verilog HDL
程序原码.3. 做ARM仿真器和调试器的厂商需要RDI协议.4. Quartus开发环境下开发的Arinc 429总线收发器工程.5. 关于plc的非常有用的文件.6. 关于单片机或者嵌入式系统的开发 ...
VIP专区 VIP专区-嵌入式/单片机编程源码精选合集系列（146）
VIP专区-嵌入式/单片机编程源码精选合集系列（146）资源包含以下内容：1. 本程序能够在没有操作系统下可以测试LCD的驱动.2. ADS下LDR命令详细示例.3. 本程序是ADS1.2下的汇编语言的示例程序！.4. 自己写的一个万年历程序,能有200多行代码.尽供参考..5. 这是个Mp3源代码.6. sd 的spi模式详细的中文资料.7. mmc card 各种操作 ...
VHDL/FPGA/Verilog 网上流传的usb_blaster原理图里的CPLD源码,主要是实现usb时序转换成JATG时序输出！
网上流传的usb_blaster原理图里的CPLD源码,主要是实现usb时序转换成JATG时序输出！
嵌入式/单片机编程 <系统时序基础理论.doc>,9页 虽然简短,但从其文其图及其公式可以看出,是CPLD/FPGA设计的必修课.
<系统时序基础理论.doc>,9页
虽然简短,但从其文其图及其公式可以看出,是CPLD/FPGA设计的必修课.
VHDL/FPGA/Verilog URAT的VHDL设计及时序仿真、调试、测试。含有波形图
URAT的VHDL设计及时序仿真、调试、测试。含有波形图
单片机开发 使用单片机AT89C51和1602字符液晶实现对信号频率的测试和显示（内含1602液晶显示、频率测试、和测频率的时序原理图
使用单片机AT89C51和1602字符液晶实现对信号频率的测试和显示（内含1602液晶显示、频率测试、和测频率的时序原理图，以及整个电路的原理图，外加整个电路的仿真文件）
模拟电子 使用时钟PLL的源同步系统时序分析
使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时 ...
教程资料 简单分频时序逻辑分频电路设计
简单分频时序逻辑电路设计分频电路，有图，有代码