搜索结果
找到约 4,483 项符合
无线电频率 的查询结果
按分类筛选
VHDL/FPGA/Verilog 基于VHDL语言的高精度频率计的设计,已通过实验测试
基于VHDL语言的高精度频率计的设计,已通过实验测试
微处理器开发 基于ARM平台的等精度数字显示频率计的设计,已通过测试
基于ARM平台的等精度数字显示频率计的设计,已通过测试
单片机开发 2051数字频率计源码,运行在AT892051上
2051数字频率计源码,运行在AT892051上，是一个公司的速度计源码
VHDL/FPGA/Verilog 二进制数据或者频率信号选择器
二进制数据或者频率信号选择器，判决时钟满足低频条件
单片机开发 此程序为方波频率的检测和倍频的程序,希望对大家有点帮助
此程序为方波频率的检测和倍频的程序,希望对大家有点帮助
单片机开发 CCS中如何看dsp时钟频率 介绍我们如何测试程序运行效率的方法
CCS中如何看dsp时钟频率
介绍我们如何测试程序运行效率的方法
matlab例程 DSP课程例程： ① 为频率特性加频域容差图； ② 在对数幅频特性上加要求的指标标识； ③ 量化子程序的调用。
DSP课程例程：
① 为频率特性加频域容差图；
② 在对数幅频特性上加要求的指标标识；
③ 量化子程序的调用。
DSP编程 1.利用Matlab进行产生频率为1000Hz和6000Hz的正弦信号
1.利用Matlab进行产生频率为1000Hz和6000Hz的正弦信号，利用FDATOOL设计FIR滤波器(fs=16000Hz)，以滤波6000Hz分量，并利用SPTOOL工具对信号滤波进行仿真与验证。
2.从MIC端口(J5)输入频率为1000Hz和6000Hz正弦信号的叠加信号，编写实时FIR滤波程序，选择合适的滤波器参数，滤除6000Hz的频率分量，利用示波器在SPEAKER端口(J ...
DSP编程 1 本程序为DSK板的初始化过程。 2.当DSP的主时钟频率为50MHz时
1 本程序为DSK板的初始化过程。
2.当DSP的主时钟频率为50MHz时，计算锁定时间定时器PLLCOUNT的值，并修改相关程序。
3.将主时钟的频率分别设置为50MHz、20MHz、10MHz、5MHz，通过观察LED指示灯的闪动频率来验证程序运行是否正确。