搜索结果
找到约 3,587 项符合
旁路电容 的查询结果
按分类筛选
其他行业 带加权的寻路算法演示(DELPHI源码) 关于A*寻路算法的代码在网上有很多
带加权的寻路算法演示(DELPHI源码)
关于A*寻路算法的代码在网上有很多，但用DELPHI的比较少，本人花了一天时间找到这个，代码和界面都比较精炼，于是在关键处作了中文注释，但愿对朋友们有用。
VHDL/FPGA/Verilog Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
交通/航空行业 K条路 算法 计算最短路径 CVC8
K条路 算法
计算最短路径
CVC8
VHDL/FPGA/Verilog 一个用VerilogHDL语言编写的多路解复用器
一个用VerilogHDL语言编写的多路解复用器
VHDL/FPGA/Verilog 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟. ...
单片机开发 AT89c52单片机六路抢答器汇编语言文件
AT89c52单片机六路抢答器汇编语言文件
人物传记/成功经验 模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下
模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚V ...
数据结构 这是一个用C++语言编写的约瑟夫环问题,旁附说明,已在测试环境下成功通过
这是一个用C++语言编写的约瑟夫环问题,旁附说明,已在测试环境下成功通过
行业发展研究 参加挑战杯之路 !经典 ! 这我的亲身体会哦! 希望能给大家以帮助!呵呵
参加挑战杯之路 !经典 !
这我的亲身体会哦!
希望能给大家以帮助!呵呵