搜索结果

找到约 31,029 项符合 数据输入 的查询结果

按分类筛选

显示更多分类

数学计算 设计一个图形用户界面,利用下表的数据,设计窗体界面来演示数据插值,在窗体界面上分别演示线性插值和三样条插值在每分钟内每隔的秒数,钢轨每隔米不同长度处.这两个参数由用户输入,绘制改变插方法,和改变参数后

设计一个图形用户界面,利用下表的数据,设计窗体界面来演示数据插值,在窗体界面上分别演示线性插值和三样条插值在每分钟内每隔的秒数,钢轨每隔米不同长度处.这两个参数由用户输入,绘制改变插方法,和改变参数后的图形输出.并用”选项”菜单控制:网格开关,图例开关,色度空间. ...
https://www.eeworm.com/dl/641/457377.html
下载: 48
查看: 1092

其他 一个简单的行编辑程序的功能是:接受用户从终端输入的程序或数据

一个简单的行编辑程序的功能是:接受用户从终端输入的程序或数据,并存入用户的数据区。
https://www.eeworm.com/dl/534/458784.html
下载: 65
查看: 1583

其他 统计一个文本域中行、单词、字符的数量。 提示:在图形界面中除了安排文本域输入数据外

统计一个文本域中行、单词、字符的数量。 提示:在图形界面中除了安排文本域输入数据外,还安排一个按钮触发统计操作,另外安排3个标签显示结果,界面采用GridLayout布局。
https://www.eeworm.com/dl/534/461201.html
下载: 180
查看: 1030

其他 将输入的数据n分为指定的k组

将输入的数据n分为指定的k组,返回不同的分法种数length及分组明细数组a
https://www.eeworm.com/dl/534/461705.html
下载: 56
查看: 1008

VHDL/FPGA/Verilog 比特序列传送模块 把输入的八位比特数据 做循环后每个比特输出 详细请看英文描述

比特序列传送模块 把输入的八位比特数据 做循环后每个比特输出 详细请看英文描述
https://www.eeworm.com/dl/663/464835.html
下载: 59
查看: 1075

VHDL/FPGA/Verilog RTL 异步数据传送模块 用verilog HDL 语言描述 输入为八比特数据

RTL 异步数据传送模块 用verilog HDL 语言描述 输入为八比特数据,执行操作后异步每比特输出。
https://www.eeworm.com/dl/663/464851.html
下载: 176
查看: 1040

人工智能/神经网络 蚁群算法 city31为输入数据文件。

蚁群算法 city31为输入数据文件。
https://www.eeworm.com/dl/650/465403.html
下载: 187
查看: 1023

人工智能/神经网络 能够对输入的三维数据进行pca分析 然后输出主要的两位下的图像的坐标

能够对输入的三维数据进行pca分析 然后输出主要的两位下的图像的坐标
https://www.eeworm.com/dl/650/467282.html
下载: 173
查看: 1073

Linux/Unix编程 基于UNIX平台的TCP/IP协议的通信程序设计,能将键盘上输入的数据发送到另一台计算机上;能将接收到的数据显示到屏幕窗口内;

基于UNIX平台的TCP/IP协议的通信程序设计,能将键盘上输入的数据发送到另一台计算机上;能将接收到的数据显示到屏幕窗口内;
https://www.eeworm.com/dl/619/467787.html
下载: 126
查看: 1031

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上; 顶层文件是PLL.GDF
https://www.eeworm.com/dl/663/469231.html
下载: 46
查看: 1099