搜索：数字频率 - 虫虫下载站

VIP专区  VIP专区-嵌入式/单片机编程源码精选合集系列（95）

VIP专区-嵌入式/单片机编程源码精选合集系列（95）资源包含以下内容：1. Embedded Systems Building Blocks(E) uC/OS-II的好书.2. zigbee的说明文档!看起来很方便!希望对大家有帮助!.3. PCI总线配置说明,希望给PCI驱动开发的朋友一些帮助..4. Keil UserGuide ,Keil C51编译器使用中文手册.5. 语音芯片ISD1790的中文使用手 ...

https://www.eeworm.com/vipdownload/193.html

下载: 87

查看: 7849

实用电子技术  PLD数字显示频率计的设计1

PLD数字显示频率计的设计1

https://www.eeworm.com/dianzishu/450/3649.html

下载: 52

查看: 1125

技术书籍  PLD数字显示频率计的设计1.ppt

专辑类-实用电子技术专辑-385册-3.609G PLD数字显示频率计的设计1.ppt

https://www.eeworm.com/dl/537/5472.html

下载: 37

查看: 1063

教程资料  基于ARM平台的等精度数字显示频率计的设计

基于ARM平台的等精度数字显示频率计的设计,已通过测试

https://www.eeworm.com/dl/fpga/doc/18700.html

下载: 154

查看: 1078

数值算法/人工智能  多抽样率频率抽样FIR 数字滤波器设计

多抽样率频率抽样FIR 数字滤波器设计

https://www.eeworm.com/dl/518/103339.html

下载: 141

查看: 1044

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

https://www.eeworm.com/dl/663/131276.html

下载: 199

查看: 1281

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF ...

https://www.eeworm.com/dl/663/137276.html

下载: 122

查看: 1094

单片机开发  此频率计是用单片机89C51和几块数字电路几个三极管

此频率计是用单片机89C51和几块数字电路几个三极管，和一个微波集成电路构成。可测量频率最高为2G！分辨力为1HZ！电路中R16---R27电阻阻值为1K。这文件包里有两符制作成功后的图片！二个SCH。一个PCB文件。一个PDF文件。和一个程序HEX文件。制作的时候只要按线路板接好元件，然后把程序HEX文件烧写到单片机内，就可以调试 ...

https://www.eeworm.com/dl/648/138421.html

下载: 78

查看: 1082

DSP编程  数字滤波的设计:FIR滤波器,设计滤波器采样频率为600hz

数字滤波的设计:FIR滤波器,设计滤波器采样频率为600hz，截止频率200hz的高通滤波器

https://www.eeworm.com/dl/516/151688.html

下载: 190

查看: 1121

微处理器开发  基于ARM平台的等精度数字显示频率计的设计,已通过测试

基于ARM平台的等精度数字显示频率计的设计,已通过测试

https://www.eeworm.com/dl/655/156545.html

下载: 168

查看: 1058

搜索结果

按分类筛选